お探しの製品ではありませんか
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
検索
その他のサポート
よく聞かれる質問（FAQ）
特長
- 電源動作：1.8 V
- 低消費電力：125 MSPSでチャンネルあたり164 mW、消費電力調整オプション付き
- SNR = 70 MHzで76.5 dBFS (2.0 V p-p入力振幅)
- SNR = 70 MHzで77.5 dBFS (2.6 V p-p入力振幅)
- SFDR = 90 dBc (ナイキスト周波数まで)
- DNL = ±0.7 LSB(typ); INL = ±3.5 LSB(typ)
- シリアルLVDS (ANSI-644、デフォルト)および低消費電力の縮小レンジ・オプション(IEEE 1596.3と同じ)
- 650 MHzのフル・パワー・アナログ帯域幅
- 2 V p-pの入力電圧範囲(2.6 V p-pまでサポート)
- 詳細については、データシートを参照してください
.svg?rev=fd385c90e2cf4716ae9a8c8d20e6b8e3&la=ja&h=24&w=24&hash=8FE198C1188D0BCB070397DC2E4811D6){kind=icon}
AD9653はサンプル&ホールド回路内蔵クワッド16 ビット125 MSPSのA/D コンバータ(ADC)であり、低価格、低消費電力、小型、使い易さについて最適化されています。このデバイスは、最大125 MSPSの変換レートで動作し、小型パッケージが重要となるアプリケーションで優れたダイナミック性能と低消費電力を持つように最適化されています。
このADCは、フル性能動作のために1.8 Vの単電源とLVPECL/CMOS/LVDS互換のサンプル・レート・クロックを必要とします。多くのアプリケーションに対して、外付けのリファレンス電圧またはドライバなしで済みます。
このADCは該当するLVDSシリアル・データレートを得るために、サンプル・レート・クロックを自動的に逓倍します。このデバイスには、出力でデータを取り込むためのデータ・クロック出力(DCO)と新しい出力バイトを通知するためのフレーム・クロック出力(FCO)が設けてあります。個別チャンネル・パワーダウンをサポートしており、すべてのチャンネルをディスエーブルしたときの消費電力は2 mW 以下です。ADCは、柔軟性を高め、システム・コストを下げるためにデザインされた、プログラマブルな出力クロック、データ・アライメント、デジタル・テスト・パターンの生成などの複数の機能を持っています。使用可能なデジタル・テスト・パターンとしては、決定論的パターン、疑似ランダム・パターン、シリアル・ポート・インターフェース(SPI)を介して入力するユーザー定義のテスト・パターンなどがあります。
AD9653は、RoHS準拠の48 ピンLFCSPパッケージを採用しています。仕様は−40°C～+85°Cの工業用温度範囲で規定されています。
製品のハイライト
- 小型フットプリント。4個のADCを小型の省スペース・パッケージに収納
- 125 MSPSでチャンネルあたり164 mWの低消費電力、消費電力調整オプション付き。
- AD9253 14ビット・クワッドおよびAD9633 12ビット・クワッドADCとピン互換
- 使い易い。最大500 MHzの周波数で動作するデータ・クロック出力(DCO)を持ち、ダブル・データレート(DDR)動作をサポート。
- 柔軟性。SPI制御は、特定のシステム条件を満たす広範囲で柔軟な機能を提供します。
アプリケーション
- 医用超音波およびMRI
- 高速画像処理
- 直交無線レシーバ
- ダイバーシティー無線レシーバ
- テスト装置
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
検索
その他のサポート
よく聞かれる質問（FAQ）
{{modalTitle}}
{{modalDescription}}
{{dropdownTitle}}
- {{defaultSelectedText}} {{#each projectNames}}
- {{name}} {{/each}} {{#if newProjectText}}
-
{{newProjectText}}
{{/if}}
{{newProjectTitle}}
{{projectNameErrorText}}
AD9653
資料
Filters
1つが該当
-
すべて
-
ユーザ・ガイド
-
データシート
-
アプリケーション・ノート
-
よく聞かれる質問
-
すべて
-
English
-
日本語
-
中国語
データシート
2
ユーザ・ガイド
1
WIKI
アプリケーション・ノート
13
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
よく聞かれる質問
1
HTML
利用上の注意
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。
なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
ドキュメント
データシート 2
ユーザ・ガイド 1
アプリケーション・ノート 5
よく聞かれる質問 1
| 製品モデル | ピン／パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
|---|---|---|---|
| AD9653BCPZ-125 |
48-Lead LFCSP (7mm x 7mm x 0.75mm w/ EP)
|
|
|
| AD9653BCPZRL7-125 |
48-Lead LFCSP (7mm x 7mm x 0.75mm w/ EP)
|
|
- AD9653BCPZ-125
- ピン／パッケージ図
-
48-Lead LFCSP (7mm x 7mm x 0.75mm w/ EP)
- 資料
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
-
Ultra Librarian
-
SamacSys
- AD9653BCPZRL7-125
- ピン／パッケージ図
-
48-Lead LFCSP (7mm x 7mm x 0.75mm w/ EP)
- 資料
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
-
Ultra Librarian
-
SamacSys
ソフトウェアおよび製品のエコシステム
| 製品モデル | 製品ライフサイクル | 詳細 | ||
|---|---|---|---|---|
|
アナログ制御可変ゲイン・アンプ（VGA）1 |
||||
|
製造中 |
可変ゲイン・アンプ、超ローノイズ・プリアンプ／プログラマブルRIN内蔵、クワッド |
|||
|
クロック生成デバイス6 |
||||
|
新規設計に推奨 |
クロック分配器、1.2 GHz、PLL内蔵、分周器内蔵、遅延調整、8出力 |
|||
|
新規設計に推奨 |
クロック分配器、800MHz、PLL内蔵、分周器内蔵、遅延調整、5出力 |
|||
|
新規設計に推奨 |
クロック分配IC、1.2GHz、2つの1.6GHz入力、分周器／遅延調整内蔵、5出力 |
|||
|
新規設計には非推奨 |
クロック・ジェネレータ、14出力、低ジッタ |
|||
|
新規設計に推奨 |
クロック生成器、低ジッタ、14LVPECL/LVDS/HSTL/29LVCMOS出力 |
|||
|
新規設計には非推奨 |
クロック・ジェネレータ、6出力、デュアル・ループ |
|||
|
クロック分配器 （クロック・ディストリビューション）3 |
||||
|
新規設計に推奨 |
クロック分配IC、800 MHz、分周機能、遅延調整機能、3出力 |
|||
|
新規設計に推奨 |
クロック分配IC、1.6GHz、分周器、遅延調整、3出力 |
|||
|
新規設計に推奨 |
1.6 GHZクロック分配IC、ドライバ、遅延調整、2出力 |
|||
|
シングルエンド入力差動出力アンプ3 |
||||
|
新規設計に推奨 |
差動アンプ、ADC ドライバ、超低歪み、電流帰還型 |
|||
|
新規設計に推奨 |
ADCドライバ、超低歪み、差動（デュアル） |
|||
|
新規設計に推奨 |
ADCドライバ、差動、超低歪み、デュアル |
|||
|
デジタル制御VGA1 |
||||
|
製造中止 |
VGA（可変ゲイン・アンプ）、デジタル制御、広ダイナミック範囲、高速 |
|||
|
完全差動アンプ1 |
||||
|
新規設計に推奨 |
RF/IF用差動アンプ、超低歪み、3.3 GHz |
|||
必要なソフトウェア／ドライバが見つかりませんか？
ドライバ／ソフトウェアをリクエスト評価用キット 2
HSC-ADC-EVALCZ
FPGAベースのデータ・キャプチャ・キット
製品の詳細
資料
ソフトウェア
ZIP
29.79 M
ZIP
ZIP
EVAL-AD9653
AD9653 Evaluation Board
製品の詳細
The AD9653-125EBZ is an evaluation board for the AD9653, quad 16-bit ADC. This reference design provides all of the support circuitry required to operate the devices in their various modes and configurations. It is designed to interface directly with the HSC-ADC-EVALC data capture card, allowing users to download captured data for analysis. The Visual Analog software package, which is used to interface with the device's hardware, allows users to download captured data for analysis with a user-friendly graphical interface. The SPI Controller software package is also compatible with this hardware, and allows the user to access the SPI programmable features of the AD9653. User guide UG-328 provides documentation and instructions to configure the device for performance evaluation in the lab. (Wiki Site)
The AD9653 data sheet provides additional information related to device configuration and performance, and should be consulted when using these tools. All documents and Visual Analog and SPI Controller are available at the High Speed ADC Evaluation Boards page. For additional information or questions, please email highspeed.converters@analog.com.
ツールおよびシミュレーション 5
Virtual Eval（仮想評価、 ベータ版）
MathWorks® 1
IBISモデル 1
IBISモデル
Sパラメータ 1
Visual Analog
