5G の計測

AD9164は高性能、16ビットD/A コンバータ（DAC）とDDS（ダイレクト・デジタル・シンセサイザ）で6 GSPSまでの更新レートをサポートします。DACコアは2倍のインターポレーション・フィルタを組みあわせたクワッド・スイッチ・アーキテクチャに基づいており、DACの有効な更新レートを一部のモードで12GSPSまで増加させることができます。高ダイナミック・レンジで広帯域なので、ほとんどの厳しい高速無線周波数（RF） のアプリケーションに適しています。

DDSは32の32ビット数値制御発振器（NCO）で構成されており、それぞれは位相アキュームレータを備えています。

100 MHzのシリアル・ペリフェラル・インターフェース （SPI） と高速ホップ・モードを組み合わせによって、位相コーヒーレントな高速周波数ホッピング（FFH）が可能になり、複数のモードを使い各種のアプリケーションをサポートします。

ベースバンド・モードでは、広アナログ帯域と高ダイナミック・レンジの組み合わせにより、最小1種類のキャリアから1.791 GHzのフルの最大スペクトラムまでの信号帯域のDOCSIS 3.1 ケーブル・インフラストラクチャをサポートします。2xインターポレーション・フィルタ（FIR85）により、AD9164のデータレートとコンバータのクロック駆動を低く設定して、システム全体の電力を低減しフィルタに対する要求を軽減する事ができます。ミックス・モード動作では、AD9164は2ndと3rdナイキスト領域でRFキャリアを最大7.5GHzまで再生でき、しかもその並外れてダイナミック・レンジを維持します。出力電流は8 mA～38.76 mAの範囲で設定することができます。AD9164のデータ・インターフェースは最大8レーンのJESD204B シリアライザ／ディシリアライザ（SERDES）で構成されており、アプリケーションに柔軟に対応できるようにレーン速度、レーン数を設定できます。

SPIインターフェースは、AD9164を構成したり、全レジスタのステータスをモニタしたりするために使われます。AD9164は165ボール、8 mm ｘ 8 mm、 0.5 mm ピッチ、CSP_BGA パッケージと 169ボール、11 mm ｘ 11 mm、0.8 mm ピッチ、CSP_BGA パッケージを採用しており、有鉛ボールのオプションもあります。

• ブロードバンド通信システム
• DOCSIS 3.1 ケーブル・モデム終端システム（CMTS）／ビデオ・オン・デマンド（VOD）／エッジ直交振幅変調（EQAM）
• ワイヤレス通信インフラストラクチャ
• W-CDMA、 LTE、 LTE-A、ポイントtoポイント

The AD9213 is a single 12-bit, 10.25 GSPS, RF analog-to-digital converter (ADC) with a 6.5 GHz input bandwidth. The AD9213 has been optimized to support high dynamic range frequency and time domain applications requiring wide instantaneous bandwidth and low code error rates (CER). The AD9213 features a 16-lane JESD204B interface to support its maximum bandwidth capability.

The AD9213 achieves industry leading dynamic range and linearity performance while consuming only 5 W. Based on an interleaved pipeline architecture, the AD9213 features a proprietary calibration and randomization technique that suppresses interleaving spurious artifacts into its noise floor. The excellent linearity performance of the AD9213 under low level signal conditions is preserved by a combination of on-chip dithering and calibration resulting in excellent windowed spurious free performance (<−95 dBFS) over a wide range of input signal conditions.

Applications requiring less instantaneous bandwidth can benefit from the on-chip digital signal processing (DSP) capability of the AD9213 that reduces the output data rate along with the number of JESD204b lanes required to support it. The DSP path includes a digital downconverter (DDC) with a 48-bit, numerically controlled oscillator (NCO) followed by an I and Q digital decimator stage allowing for selectable decimation rates that are factors of two or three. For fast frequency hopping applications, the AD9213 NCO supports up to 16-profile settings with separate trigger input allowing for wide surveillance frequency coverage but at a reduced JESD204B lane count.

The AD9213 also supports sample accurate multichip synchronization that also includes synchronization of the NCOs. The AD9213 will be offered in a 192 flip-chip ball grid array (FcBGA) package. The AD9213 is specified over a junction temperature range of −10°C to +115°C.

Applications

• Spectrum analyzers
• Military communications
• Radar
• High performance digital storage oscilloscopes
• Active jamming/antijamming
• Electronic surveillance and countermeasures
• DPD observation path

AD9172 は、最大 12.6 GSPS の DAC サンプル・レートに対応する高性能デュアル 16 ビット D/A コンバータ（DAC）です。15 GSPS の 8 レーン JESD204B データ入力ポート、高性能オンチップ DAC クロック逓倍器に加えて、シングルバンドおよびマルチバンドのダイレクトto無線周波数（RF）ワイヤレス・アプリケーションをターゲットとしたデジタル信号処理機能を特長としています。

AD9172 には、RF DAC あたり 3 つのバイパス可能な複合データ入力チャンネルが搭載されています。各データ入力チャンネルには、マルチバンド周波数計画を柔軟に作成できるように、構成可能なゲイン段、インターポレーション・フィルタ、チャンネル数値制御発振器（NCO）が備わっています。1 入力チャンネルあたり最大 1.5 GSPS の複合データ・レートに対応するほか、複数の複合入力データ・ストリーム（1.5 GSPS の最大複合データ・レートまで）を集約できます。また、AD9172はチャネライザをバイパスする超広帯域幅モードをサポートし、3.08 GSPS（16 ビット分解能）と 4.1 GSPS（12 ビット分解能）までの最大データ・レートを提供します。

AD9172 は 144 ボール BGA_ED パッケージで提供されます。

1. 1.5 GSPS の最大複合入力データ・レートで、RF DAC あたり 3 つのバイパス可能な複合データ入力チャンネルにより、シングルバンドとマルチバンドのワイヤレス・アプリケーションをサポートします。入力チャンネルごとに 1 つの独立 NCO を備えています。
2. 超広帯域幅チャンネル・バイパス・モードで、最大 3 GSPS（16 ビット分解能）と 4 GSPS（12 ビット分解能）のデータ・レートに対応します。
3. 低消費電力のデュアル・コンバータによって、高帯域幅のマルチチャンネル・アプリケーションに必要な消費電力を削減します。

• ワイヤレス通信インフラストラクチャ
  • マルチバンド基地局無線
  • マイクロ波／E バンド・バックホール・システム
• 計測器、自動試験装置（ATE）
• レーダーと電波妨害装置

AD9208は、デュアル、14ビット、3GSPSのA/Dコンバータ(ADC)です。このデバイスはバッファとサンプル＆ホールド回路を内蔵し、低消費電力、小型、使い易さを考慮して設計されています。この製品は通信アプリケーションに対応するように設計されており、最大5 GHzの広帯域アナログ信号を直接サンプリングできます。ADC入力の−3 dB帯域幅は9 GHzです。AD9208は小型パッケージで、広い入力帯域、高サンプリング・レート、優れた直線性、低消費電力を達成するように最適化されています。

デュアルのADC コアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCの入力は広帯域になっており、ユーザ選択可能な、多様な入力範囲をサポートします。電圧リファレンスを内蔵しているので回路設計が容易です。アナログ入力とクロック信号は差動入力です。ADCのデータ出力は内部でクロスバー・マルチプレクサを通して4つのデジタル・ダウン・コンバータ（DDC)に接続されています。各DDCは直列接続された最大5段の信号処理段で構成されています：48ビット周波数変換器(数値制御発振器(NCO))と最大4個のハーフバンド・デシメーション・フィルタ。NCOにはプリセットする帯域を汎用入／出力(GPIO) を介して選択できるオプションがあり、最大3種類の帯域を選択できます。DDCモード間のAD9208の動作はSPI プログラマブル・プロファイルを介して選択可能です。

AD9208はDDC回路の他に、通信用レシーバ内に自動ゲイン制御 (AGC) 機能を簡素化する複数の機能を備えています。さらに、スレッショールドが可変の検出器を使うと、ADCのレジスタ 0x0245の中の高速検出制御ビットを使って着信信号電力をモニターすることができます。入力信号レベルが可変のスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータのレイテンシは小さいため、ユーザは迅速にシステム・ゲインを下げて、ADC入力がオーバーレンジ状態になるのを防ぐことができます。高速検出出力に加え、AD9208は信号をモニターする機能も備えています。信号モニター・ブロックは、ADCでデジタル化された信号に関する追加の情報を提供します。

DDCの構成と受信ロジック・デバイスの許容レーン・レートに応じて、サブクラス1 JESD204Bに基づく高速シリアル出力を1レーン、2レーン、4レーン、8レーンの多様なレーン構成にすることができます。複数個のデバイス同期は、SYSREF±とSYNCINB±入力ピンを通してサポートされています。

AD9208には必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。これらすべての機能は3線式 シリアル・ポート・インターフェース(SPI) を使って設定可能です。

AD9208は196ボールの鉛フリーBGAパッケージを採用し、-40°C～+85°Cの周囲温度範囲で仕様を規定しています。この製品は米国の特許によって保護されています。

このデータシートを通して、FD_A/GPIO_A0 のような複数機能をもつピンはピン名をフルで呼称する場合とピンの1機能（たとえば FD_Aで、その機能のみ関連する時）で呼称する場合がある事に注意してください。

製品のハイライト

1. 入力の広い−3 dB帯域幅（9 GHz）により、最大5GHzまでの信号のダイレクト無線信号サンプリングに対応。
2. 内蔵の4個の広帯域デシメーション・フィルタとNCO回路により、マルチバンド・レシーバをサポート。
3. GPIOピンを使ってイネーブルにする高速NCOスイッチング。
4. 個別のシステム要求を満たすために製品の各種特性と機能をSPIを使って制御します。
5. プログラマブル高速オーバーレンジ検出と信号モニター。
6. システムの温度管理用ダイオード温度センサーを内蔵。
7. 12mm × 12mm、196 ピン BGA

アプリケーション

• ダイバーシティ・マルチバンド、マルチ・モード・デジタル・レシーバ
• 3G/4G、 TD-SCDMA、 W-CDMA、 GSM、 LTE、 LTE-A
• 電子試験／計測システム
• フェーズドアレイレーダーと電子戦闘
• DOCSIS 3.0 CMTS アップストリーム・レシーバ・パス
• HFCデジタル・リバース・パス・レシーバ

ADRF5024 は、シリコン・プロセスを使って製造した反射単極双投（SPDT）スイッチです。

このスイッチは、1.7 dB の挿入損失および 35 dB のアイソレーションより良好な状態で、100 MHz ～ 44 GHzで動作します。ADRF5024 は、スルー・パスとホット・スイッチングの両方に対応する、27 dBm の無線周波数（RF）入力電力処理機能を備えています。

ADRF5024 では、+3.3 V の正側（供給）電源で 14 µA、−3.3 V の負電源で 120 µA の低電流が流れます。デバイスでは、相補型金属酸化膜半導体（CMOS）／低電圧トランジスタ-トランジスタ・ロジック（LVTTL）互換の制御が採用されています。

ADRF5024 は、9 kHz ~ 44 GHz で動作する ADRF5025（低周波カットオフ・バージョン）とのピン互換性を備えています。

ADRF5024 RF ポートは、50 Ω の特性インピーダンスに一致するように設計されています。超広帯域幅製品の場合、RF 伝送ラインでのインピーダンス・マッチングは、高周波挿入損失とリターン・ロス特性をさらに最適化することができます。詳細については、「電気仕様」、「代表的な性能特性」、「アプリケーション情報」の各セクションを参照してください。

ADRF5024 は、2.25 mm × 2.25 mm、12 端子、RoHS 準拠、ランド・グリッド・アレイ（LGA）パッケージといった特徴を備え、−40°C ~ +105°C で動作可能です。

アプリケーション

• 工業用センサー
• 試験および計測器
• セルラ・インフラストラクチャ:5G ミリ波
• 防衛用無線, レーダー, 電子対抗手段（ECM）
• マイクロ波無線および超小型地球局（VSAT）

HMC8192 is a passive wideband I/Q MMIC mixer that can be used either as an image reject mixer for receiver operations or as a single sideband upconverter for transmitter operations. With an RF and LO range of 20 GHz to 42 GHz, and an IF bandwidth of  DC to 5 GHz, the HMC8192 is ideal for applications requiring wide frequency range, excellent RF performance, and a simpler design with fewer parts and a smaller printed circuit board (PCB) footprint. A single HMC8192 can replace multiple narrowband mixers in a design.

The inherent I/Q architecture of the HMC8192 offers excellent image rejection and thereby eliminates the need for expensive filtering for unwanted sidebands. The mixer also provides excellent LO to RF and LO to IF isolation and reduces the effect of LO leakage to ensure signal integrity.

Being a passive mixer, the HMC8192 does not require any DC power sources. It offers a lower noise figure compared to an active mixer, ensuring superior dynamic range for high performance and precision applications.

The HMC8192 is fabricated on a GaAs MESFET process and uses Analog Devices, Inc., mixer cells and a 90-degree hybrid. It is available in a compact 4 mm × 4 mm, 25-lead LGA package and operates over a −40°C to +85°C temperature range. An evaluation board for this device is also available.

Applications

• Test and Measurement Instrumentation
• Military, Radar and Aerospace 

ADF5356 は、外部ループ・フィルタおよび外部基準周波数と併せて使用することで、フラクショナル N またはインテジャー N 位相ロック・ループ（PLL）周波数シンセサイザを実装できるようになりました。広帯域マイクロ波 VCO の設計により、単一の無線周波数（RF）出力で 6.8 GHz ～ 13.6 GHz の周波数動作が可能です。別の周波数出力で一連の周波数分周器を使用すると、53.125 MHz ～ 6800 MHz の動作が可能です。

ADF5356 には基本出力周波数 3400 MHz ～ 6800 MHz の VCO が搭載されています。さらに、VCO 周波数を結合して 1、2、4、8、16、32、または 64 個の回路に割り振ることで、53.125 MHz という低さの RF 出力周波数を生成できるようになりました。アイソレーションを必要とするアプリケーションに対して、RF 出力段をミュートすることもできます。このミュート機能は、ピンおよびソフトウェアの両方で制御できます。

すべての内蔵レジスタは、シンプルな 3 線式インターフェースによって制御されます。ADF5356 は、3.15 V ～ 3.45 V のアナログ電源およびデジタル電源と、4.75 V ～ 5.25 V のチャージ・ポンプ電源および VCO 電源で動作します。ADF5356 には、ハードウェアおよびソフトウェア・パワーダウン・モードもあります。

アプリケーション

• ワイヤレス・インフラストラクチャ（LTE、W-CDMA、TD-SCDMA、WiMAX、GSM、PCS、DCS）
• ポイントtoポイントおよびポイントtoマルチポイントのマイクロ波リンク
• 衛星および超小型地球局（VSAT）
• 試験装置および計測器
• クロック生成

これらのデバイスは十分整合しており、DACと変調器の間および変調器とドライバ・アンプの間を直接インターフェースすることにより、3G、4G、LTEなど多くのRF通信アプリケーション向けのコンパクトなソリューションを提供します。

この性能は帯域幅が2.4MHzのアクティブ・ループ・フィルタを使って実現します。この広帯域ループ・フィルタを実現できるのは、ADF4159の位相周波数検出器（PFD）の最大周波数が110MHzであり、オペアンプ AD8065のゲイン帯域幅積が145MHzと大きいからです。

アクティブ・フィルタに使用するオペアンプAD8065は24V電源電圧で動作することができるので、チューニング電圧が0V～18Vの大部分の広帯域VCOを制御することができます。

図1. ADF4159、アクティブ・ループ・フィルタAD8065、11.4GHz～12.8GHzのVCOで構成される回路のブロック図
（簡略回路図：全接続の一部およびデカップリングは省略されています）

図1に示す回路ブロック図は、低位相ノイズの変換ループ・シンセサイザです（オフセット・ループとしても知られています）。

この回路は、ADF4002 を用いたフェーズ・ロック・ループ（PLL）の 100 MHz という低い基準周波数を 5.0 GHz ～ 5.4GHz という高い周波数範囲に変換します。この変換は局部発振器（LO）の周波数によって決定されます。

 

 

 

• あらゆるソフトウェア設計無線アプリケーションに適した汎用設計
• MIMO 無線
• 送信ビームフォーミングおよび受信到来角検出
• ポイント to ポイント通信システム
• フェムトセル／ピコセル／マイクロセル基地局

The AD-FMCOMMS6-EBZ eval board is a 400MHz to 4.4GHz receiver based on the AD9652 dual 16bit analog to digital converter, the ADL5566 High Dynamic Range RF/IF Dual Differential Amplifier and the ADL5380 quadrature demodulator.

This is an I and Q demodulation approach to direct convert (also known as a homodyne or zero IF) receiver architecture. Direct conversion radios perform just one frequency translation compared to a super-heterodyne receiver that can perform several frequency translations. One frequency translation is advantageous because it:

• Reduces receiver complexity and the number of stages needed, increasing performance and reducing power consumption
• Avoids image rejection issues and unwanted mixing

This topology will provide image rejection and early implementation of the differential signal environment. There is an amplification stage to maintain the full-scale input to the ACD. The local oscillator and ADC clock are on board and share the same reference signal prevent smearing. The form factor is VITA57 compliant and all of the DC power is routed from the data capture board through an FMC connector. This evaluation board demonstrates a high performance receiver signal chain aimed at military and commercial radar using “commercial off the shelf” (COTS) components. The overall circuit has a bandwidth of 220MHz with a pass band flatness of +/_ 1.0 dB. The SNR and SFDR measured at an IF of 145MHz are 64dB and 75dBc, respectively.