「EMプラグ」によって高精度のRFデジタル・ツインを実現する

×

Figure 1

   

要約

現実の環境におけるRF ICの振る舞いを正確に予測するにはどうすればよいのでしょうか。現在では、非常に高い周波数に対応するRF ICが製品化されています。そうしたRF ICに対応するためには、デジタル・ツインの構築が不可欠となっています。RF特性を評価するための標準的な手法としては、現在でもSパラメータが広く使われています。しかし、その方法では基板に依存する振る舞いを正確に表現することはできません。ICから基板への遷移領域（両者の接続部）は、基準面（リファレンス・プレーン）よりも先（IC側）に位置します。そのため、RF解析を実施する際に評価できない領域が生じることになるからです。この課題を解消するために、アナログ・デバイセズは「EMプラグ（EM-Plugs）」というツールを開発しました。EMプラグでは、上記の課題を解消するための新たなシミュレーション・モデルを使用します。そして、このツールは電磁界（EM：Electromagnetic）をベースとするRF ICの正確なデジタル・ツインを構築するための実用的な道筋を提供します。EMプラグで使用するのは、軽量かつモジュール式のモデルです。それらのモデルは、ICから基板への遷移領域による影響を高い精度で捉えられるよう特別に設計されています。そのため、EMプラグを利用すれば、設計とシミュレーションにかかる時間を大幅に短縮できます。

Sパラメータを超えて - 基板上のRF ICの振る舞いを正確に再現する方法

RF ICは、5Gで使われるミリ波システム、衛星通信システム、車載レーダー、ハイエンドの試験／計測装置といった高度なアプリケーションで広く使用されています。アナログ・デバイセズの場合、低ノイズ・アンプ（LNA：Low Noise Amplifier）、パワー・アンプ（PA）、RFスイッチ、デジタル・ステップ・アッテネータ（DSA：Digital Step Attenuator）、デジタル・チューナブル・フィルタ、ビームフォーマなどのRF ICを提供しています。それらの製品は最高90GHzの周波数に対応しており、システム設計者に対して高い柔軟性を提供します（図1）。

RF ICのベンダーは、各製品に対応するリファレンス設計を提供しています。ただ、それとは異なる基板にそのRF ICを実装すると、性能が大幅に変動することがあります。特に高い周波数を扱う場合には、その傾向が顕著になります。しかも、その振る舞いを予測するのは容易ではありません。従来から使われているSパラメータでは、そうした変動を捉えることができないからです。RF ICの実使用時の性能を最適化するには、同ICから基板への遷移領域を含めて評価する必要があります。しかも、基板上の様々な要素については複数の選択肢があることも踏まえなければなりません。RF信号用の配線パターンの実装方式や、パッドのサイズと間隔、50Ωの伝送ラインへのネッキング／テーパリングなど、レイアウトや製造プロセスの影響を受けやすいパラメータについての検討が必要です。設計上の目標や製造上の制約に応じ、遷移領域はコプレーナ導波路（CPW：Coplanar Waveguide）、マイクロストリップ、ストリップラインを使って実装されます。また、半田マスクや半田ペーストのプロファイルも最終的なRF性能に影響を及ぼします。

Sパラメータは、現在でも反射損失（リターン・ロス）、ゲイン、アイソレーションなどのRF性能を評価するための標準的な手法です。但し、Sパラメータは、測定時に設定した基準面を起点として定義されます。図2に示すように、この基準面は通常、チップの境界または50Ωの伝送ラインの終端に設定されます。そのため、基準面より先にあるICから基板への遷移領域は、測定時の基板や実装条件を含んだ状態でSパラメータに取り込まれます。つまり、Sパラメータだけでは、その遷移領域を別の基板や実装条件に置き換えた場合の影響を評価することはできません。かみ砕いて言えば、Sパラメータでは、RF ICを異なる基板に実装した場合、その性能がどのように変化するのかを正確に予測することはできないということです。いわば、RF解析において死角が生じることになります。そうした遷移領域の影響を無視すると、多くの場合、反射損失の悪化や信号品質（シグナル・インテグリティ）の問題に直面することになります。

この課題を解消するために、RF設計者は、各RF ICに適した遷移領域とスタックアップ（レイヤ構成）を様々に組み合わせた場合の性能を評価するために、テスト用の基板やマトリックス・ボードを製作していました。これは有効な手法ではあるものの、複数の基板を製作して測定を実施しなければなりません。そのため、コストも時間もかかります。また、QFNやBGAといったパッケージが登場したことにより、上記の課題はより一層複雑化しました。それらのパッケージにより、半田による接合部の振る舞いやパッケージに起因する寄生成分といった変数が追加されます。その結果、システム・レベルの性能を正確に予測することが更に困難になりました。

上述した課題を解決するために使用される一般的な手法はもう1つあります。それは、RF ICから基板への遷移領域について解析することが可能なフルウェーブEMシミュレーションを使用するというものです。同シミュレーションは、寄生成分の影響、カップリングのメカニズム、放射損失に関する詳細な知見を提供します。それにより、特定の基板のスタックアップに基づいて遷移領域を設計し、性能の向上に向けて反復型の設計を行うことが可能になります。但し、このアプローチでは、通常、ICの完全なEMモデルを使用する必要があります。その際には、組織間でIP（Intellectual Property）に関連する制約が生じる可能性があります。また、フルウェーブEMシミュレーションは演算負荷が高く、実行時間が非常に長くなります。製造上／実装上の許容誤差について評価するためには何度もシミュレーションを実施しなければならないので、そのような目的で使用するのは現実的ではありません。

アナログ・デバイセズは、このような課題に対処するためにEMプラグという新たなツールを開発しました（図3）。EMプラグのアプローチでは、パッケージの遷移領域を対象とするEMプラグのモデルをカプセル化してユーザに提供します。その軽量かつモジュール式のモデルは、非常に高い周波数に対応するRF製品においてRF ICから基板への遷移領域を最適化するためのものとして設計されています。これを採用すれば、基板に関する重要な変数の迅速な評価が可能になります。変数の例としては、ランド・パターンの形状、基板の厚さ、誘電率、RF信号の配線パターンの種類、半田ペーストと半田マスクのプロファイル、ICの配置やボンディング・ワイヤの構成などが挙げられます。フルウェーブEMシミュレーションが完了するまでには数時間かかるのに対し、EMプラグによる1回のシミュレーションは数分で完了します。図4は、EMプラグによるアプローチと、フルウェーブEMシミュレーションやマトリックス・ボードを用いる従来の手法を比較したものです。

EMプラグのモデルの仕組み

EMプラグのモデルは、RF伝送ライン、ICから基板への遷移領域、半田マスクや半田ペーストなどの実装の詳細を含む基板上の局所的な領域をモデル化したものです。チップ・アンド・ワイヤ方式で実装する場合、EMプラグのツールは、チップのパッドの形状、ボンディング・ワイヤの構造、アルミナや低温同時焼成セラミックス（LTCC：Low-temperature Co-fired Ceramics）といった基板の一部をモデル化することになります。

いずれの場合も、EMプラグは、周波数の高い領域における振る舞いに最も大きな影響を及ぼす物理的な遷移領域だけに焦点を絞ります。

EMプラグのモデルに加え、アナログ・デバイセズは、RF IC内部の特性を表すSパラメータのデータセットの形で「RFコア」というファイルを提供します。RFコアは、パッケージや基板上の環境から意図的に切り離されています。その目的は、EMプラグによるシミュレーション結果と組み合わせることで、対象とする基板に実装されたRF ICの完全なモデルを構築できるようにすることです。

アナログ・デバイセズは、独自のアルゴリズムを用いて3D EMプラグのコアを開発し、シームレスな統合と機能性を実現しています。このアプローチでは、ICから基板への遷移領域に対応するEMシミュレーション向けのモデルと、測定をベースとしてRF IC内部の特性を表現したRFコアを組み合わせます。このEMベースの遷移領域のモデルと測定ベースのRF ICの評価結果の組み合わせによって、EMプラグのアプローチの基盤が形成されます。つまり、システム・レベルのシミュレーションに向けた高精度かつ効率的なRF ICの表現が可能になっています。

RF信号の伝送経路全体をモデル化するために、EMプラグのモデルはコンポーネントの各RFピンに対して生成されます。個々の遷移領域のモデルは、Sパラメータのカスケード接続という標準的な手法を用いてRFコアに結合します。図5はこの構成を表したものです。この図のように、EMプラグのモデルとRFコアを統合することで、お客様のシステムに存在するRF ICから基板への遷移領域とRF IC全体の振る舞いを再現します。

EMプラグのモデルは、アナログ・デバイセズがリファレンス設計向けの資産として開発したものです。ただ、知的財産権に関する制限は設けずに公開しています。このモデルは、ANSYSの「Ansys HFSS」、Keysight Technologiesの「ADS/EMPro」といった標準的な商用EMシミュレーション・ツールと共に使用できます。つまり、このモデルはツールに依存しないので、既存のワークフローに簡単に組み込んで最適化に利用することができます。

図6は、EMプラグをベースとしたシミュレーション結果とIC全体（フル・チップ）のEMシミュレーションの結果を比較したものです。EMプラグのアプローチでは、数分間のシミュレーションによってIC全体の性能を正確に予測することができます。それに対し、フル・チップのEMシミュレーションでは、並列処理用のリソースを使用しても約4時間を要します。

EMプラグの活用方法

ここからは、EMプラグの実際の使用例を紹介していきます。様々な目的に対し、EMプラグを利用することでどのような結果が得られるのかを明らかにします。

スタックアップが異なる別の基板にRFスイッチを組み込む

現実の設計では、部品の密度、機械的な制約、製造上の限界が存在することから、評価用ボードのスタックアップを正確に再現することはできません。そのため、別の構成の基板を使用するに当たり、RF ICからその基板への遷移領域を再度最適化する必要があります。例として、Rogers製の基板「RO4003」にSP4T（単極4投）スイッチ「ADRF5049」を実装するケースを考えます。リファレンス設計では厚さが8mil（約0.2mm）の銅箔を使用しているのに、その設計では厚さを4mil（約0.1mm）に抑えなければならなかったとしましょう。この場合、銅箔が薄くなることで生じるインピーダンスの差を補正するために、CPWの寸法とパッドの形状を調整する必要があります。図7に示したのは、EMプラグのアプローチにより、ICから基板への遷移領域（3種類）について評価した結果です。Ansys HFSSを使用したシミュレーションは数分以内に完了し、遷移領域の形状の迅速な検討と最適化が可能になりました。

スタックアップを変更した場合のRFアンプの性能を予測する

EMプラグのモデルと実測データを組み合わせれば、純粋なシミュレーション環境を超えるレベルまでモデル化のアプローチを拡張することができます。これについて実証するために、小規模な基板を用いたテスト用の構造を設計しました。それらを使用して、複数種のスタックアップにおける性能を評価します。その実験には、ガリウム・砒素（GaAs）をベースとするLNA「ADL8102」を使用することにしました。この製品のパッケージはLFCSPであり、最高22GHzの周波数に対応します。このLNAを使用して2種類のスタックアップの評価を実施しました。スタックアップ1では、グラウンド・プレーンまでの厚さを8milにしました。それに対し、スタックアップ2では実効誘電率が異なる基板を使用し、グラウンド・プレーンまでのトータルの厚さを18mil（約0.45mm）としました。これらの違いは、遷移領域の特性やCPWの寸法に大きな影響を及ぼします。図8の左側に示したのが製作した基板です。これらは、ディエンベディング用のスルーライン構造を備えています。図8の右側には、これらの基板に対応するEMプラグのモデルを示しました。

EMプラグのモデルを使用すれば、両スタックアップと組み合わせた場合のADL8102のRF性能を見積もることができます。図9に示したのがシミュレーション結果と実測結果です。ご覧のとおり、それらの結果は強い相関を示しています。これにより、EMプラグを用いたアプローチの高い精度が実証されました。つまり、EMプラグは設計フローに組み込んで活用することが可能だということです。

減衰量の設定を変えた場合のDSAの特性 -複数の動作状態を備えるRF ICを評価する

DSAでは、設定を変更することにより様々な減衰量が得られます。つまり、DSAは様々な動作状態を備えていると表現できます。EMプラグによるアプローチは、そのような複数の動作状態を備えるRF ICに対して特に有用です。その種のデバイスを対象とする場合、各減衰量に対応するRFコアとカスケード接続する形で単一のEMプラグのモデルを再利用することができます。その結果、各動作状態を対象としてEMシミュレーションを繰り返すことなく、全動作状態にわたるRF性能を効率的に評価することが可能になります。

図10に示したのは、DSA製品である「ADRF5740」のシミュレーション結果です。EMプラグを利用して、減衰量の設定を変更した場合の特性を評価しています。この方法を用いれば、異なる設定に依存する振る舞いを迅速かつ一貫性を持って解析できることがわかります。

パッケージの種類と伝送ラインの実装方式の違いに対応する

EMプラグのモデルは、RF ICの様々なパッケージや伝送ラインの実装方式に対応可能です。具体的には、LGA、LFCSP、チップ・アンド・ワイヤ、フリップチップ表面実装（SMT：Surface Mount Technology）など、複数種のパッケージに対応します。また、CPW、マイクロストリップ、ストリップラインといったRF信号の一般的な伝送ラインにも対応しています。そのため、EMプラグは様々な組み合わせの設計に利用できます。

図11に、EMプラグの代表的なモデルを示しました。上側のモデルは各種のパッケージに対応しています。下側のモデルは各種の遷移領域の構成に対応しています。EMプラグは、RF ICの様々なパッケージ／伝送ラインに対応可能な柔軟性の高い手法であることがわかります。

まとめ：高精度のRFデジタル・ツインの実現

現在も、より高い周波数に対応可能なRF ICの開発は続いています。そうした製品は、より複雑なシステムに、より緊密に組み込まれるようになりました。その結果、実際に得られる性能を高い精度で予測することがより困難になっています。現在でも、Sパラメータを中心とした特性評価の手法は有用です。しかし、その手法では、システムの動作を最終的に決定づけるICから基板への遷移領域、基板のばらつき、実装の影響を含めて十分な評価を行うことはできません。この長年にわたる課題によって、RFシミュレーションの忠実度は制限されてきました。その結果、ハードウェアについては反復型の設計に対する依存度が高まっていました。

EMプラグでは、従来とは根本的に異なるモデル化の手法を採用しています。そのモデルを使用すれば、ICから基板への遷移領域を実用的かつ拡張性の高い方法でEMシミュレーションの解析対象として直接取り込むことができます。EMプラグでは、遷移領域に焦点を絞ったモデルとコアRFに分割することで、性能の変動をもたらす主な要因を的確にモデル化します。この手法であれば、機密性の高いIPを公開したり、演算負荷の高いフル・チップのEMシミュレーションを実施したりする必要はありません。そのため、レイアウト、スタックアップ、実装に関するトレードオフについて迅速に検討できます。シミュレーション時間が大幅に短縮されるだけでなく、反復型の設計への依存度が低下することから、短期間で設計を完了させることが可能になります。

EMプラグのモデルは、正確なRFデジタル・ツインを実現する上で重要な意味を持つビルディング・ブロックとして機能します。このことがEMプラグにおいて注目すべきポイントです。実現されたRFデジタル・ツインは、理想化された仮定に基づくものではなく、実際のシステム環境においてRFコンポーネントがどのように動作するのかを反映したものになります。しかも、このアプローチは、多様なRF ICや実装方法に適用することが可能です。今後、アナログ・デバイセズはEMプラグの適用範囲をRF製品のポートフォリオ全体に拡大する予定です。EMプラグを利用すれば、忠実度が高く一貫性のあるデジタル・ツインの表現を提供できます。そして、リファレンス設計のレベルで実施したRF ICの特性評価の結果と、実際のアプリケーション向けの設計／実装によって得られる性能の間のギャップを解消します。EMプラグを導入すれば、RF設計のワークフローを再構築することができます。EMプラグのモデルを活用したRF設計のフローは、業界における永続的な差別化要因になるでしょう。

EMプラグについて更に詳しく知りたい方は、analog.com/jp/emmodelsにアクセスしてください。EMプラグに関する詳細なドキュメント、アプリケーション・リソース、利用可能なモデルの完全なリストを参照できます。

著者について