高速コンバータのPCボード設計について - その4:プレーン・カップリング

質問:

高速コンバータを使用するとき、基板レイアウトについて大切なルールがありますか?

RAQ:  Issue 78

回答:

このシリーズの「その1」では、 設計においてやむを得ない事情がない 限りAGNDとDGNDを分離する必要がないことをご説明しました。「その2」 では、給電システム(PDS)の設計につ いて説明し、電源プレーンとグラウンド・ プレーンを重ね合わせることによって容量を増やす方法について論じました。「その3」では、E-Padを上手に設計することで、その信号経 路設計の最高の性能を引き出すとともに、熱の大半を放出する方法について説明しました。「その4」 では、基板ボード内の層とプレーンの間のクロス・ カップリングを取り上げます。

高速コンバータのレイアウトによっては、多層基板設計において回路プレーン同士が重なることが避けられません。場合によっては、デリケートな アナログ・プレーン(電源層、グラウンド層、信号層) がノイズの多いデジタル・プレーンの真上にくることもあります。大部分の設計者は、これらのプレーンは異なる層にあるからかまわないと考えるでしょう。そこで、ここに簡単なテストをご紹介 します。

隣接した層の1 つを選び、そのプレーンに信号を注 入します。次に、結合したもう一方の層をスペク トル・アナライザに接続します。どのくらいの信号が隣接した層に結合するかわかりますか? たとえ40 ミル離れていても、隣接した層同士で一種の コンデンサを形成するため、周波数によってはプ レーン間で信号結合が生じます。

一方の層にノイズの多いデジタル・プレーンがあって、高速で切り替わる1Vの信号があるとします。 層間に60dB の絶縁がある場合、駆動しない層に駆動された層から1mV の信号が結合します。2V p-p のフルスケール振幅を持つ12ビットのA/Dコンバー タ(ADC)にすれば、2LSB(最下位ビット)の結合 になります。これはご使用のシステムでは問題な いかもしれません。しかし、分解能を12ビットから14 ビットに増やすと、感度は4 倍になり、誤差は8LSB まで増加することを忘れないでください。

プレーン間や層間のカップリングを無視しても、 システムが故障したり設計が失敗することはないかもしれません。しかし、2つのプレーン間には想定を超えるカップリングが存在することを承知しておいてください。

対象となる周波数スペクトルでノイズ・スプリア スのカップリングが見られたときは、今述べたこ とを思い出してください。場合によっては、レイアウトのために不要な信号やプレーンが別の層に結合することがあります。デリケートなシステムをデバッグするときは、問題は1 つ下の層にあるか もしれないと考えてみてください。

Rob Reeder

Rob Reeder

Rob Reeder は、1998年以降、米国ノースカロライナ州グリーンズボロにあるアナログ・デバイセズの高速コンバータ/RFグループで上級コンバータ・アプリケーション・エンジニアとして働いています。これまでに、さまざまなアプリケーションのためのコンバータ・インターフェイス、コンバータ・テスト、アナログ・シグナル・チェーン・デザインに関する多数の記事を執筆しています。また、航空宇宙および防衛グループのアプリケーション・エンジニアであり、5年間にわたってさまざまなレーダー、EW、および計装アプリケーションに注力していました。これまでには、高速コンバータ製品を9年間担当していました。それ以外にも、アナログ・デバイセズのMultichip Products グループのテスト開発とアナログ設計エンジニアリングも担当していました。そこでは、宇宙、軍事、および高信頼アプリケーションのアナログ信号チェーンモジュールを5年間設計しました。 イリノイ州デカルブの北イリノイ大学で1996年にBSEE(電気工学士)、1998 年にMSEE(電気工学修士)を取得しています。余暇には、音楽のミキシング、美術を楽しむほか、2人の息子とバスケットボールをしたりします。