お探しの製品ではありませんか
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
検索
その他のサポート
よく聞かれる質問（FAQ）
特長
- 低位相ノイズの位相ロック・ループ（PLL）：
-- 内蔵VCOで2.30GHz～2.65GHz間の調整が可能
-- 外付けVCO / VCXOで2.4GHzまでのオプションが可能
-- 1チャンネルの差動または2チャンネルのシングルエンド・リファレンス入力が可能
-- リファレンス・モニタ機能
- 6ペアの1.6GHz LVPECL出力：
-- 各出力ペアは位相遅延の租調整を持つ1～32分割を共用
-- 追加出力ジッタ：225fs rms
-- チャンネル対チャンネルのスキュー・ペア出力：10ps未満
- 4ペアの800MHz LVDSクロック出力：
-- 各出力ペアは位相遅延の租調整を持つ1～32分割を共用
-- 追加出力ジッタ：275fs rms
- 各LVDS出力は2つの250MHz、CMOS出力に再構成することが可能です
- パワーオン時に全ての出力を自動的に同期
- マニュアルでの出力同期も可能
- 64ピンLFCSPパッケージ
- 詳細はデータシートをご参照ください。
.svg?rev=fd385c90e2cf4716ae9a8c8d20e6b8e3&la=ja&h=24&w=24&hash=8FE198C1188D0BCB070397DC2E4811D6){kind=icon}
AD9516-1は、特に低ジッタと低位相ノイズによってデータ・コンバータの性能を最大限に活かします。過酷な位相ノイズとジッタ条件をともなう他のアプリケーションでも力を発揮します。
AD9516-1は、6つのLVPECL出力（3ペア）、4つのLVDS出力（2ペア）、8つのCMOS出力（LVDS出力当たり2つ）を備えています。LVPECL出力は1.6GHzまで、LVDS出力は800MHzまで、CMOS出力は250MHzまで動作します。
各出力ペアにはデバイダがあるため、分周比と粗遅延（または位相）を設定できます。LVPECL出力の分周範囲は1～32です。LVDS / CMOS出力は、最大1024までの分周が可能です。
AD9516-1は、64ピンLFCSPで提供しており、3.3Vの単電源で動作します。拡張電圧範囲が必要な外付けVCOの場合は、チャージ・ポンプ電源（VCP）を5.5Vに接続します。別途用意するLVPECL電源は、2.5V～3.3V（公称）が可能です。
AD9516-1は、－40～＋85℃の工業用温度範囲で仕様が規定されています。
アプリケーション
- 低ジッタ、低位相ノイズのクロック分配
- 10 / 40 / 100 Gb/secネットワーキング・カード、SONET、同期式イーサーネット、
OTU2 / 3 / 4を含む - フォワード・エラー・コレクション（G.710）
- 高速ADC、DAC、DDS、DDC、DUC、MxFEのクロッキング
- 高性能ワイヤレス・トランシーバ
- ATEと高性能計測器
* 「AD9516」は、ここではAD9516ファミリーの全製品を指します。これに対し、「AD9516-1」はAD9516ファミリーの特定の製品を指します。
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
検索
その他のサポート
よく聞かれる質問（FAQ）
{{modalTitle}}
{{modalDescription}}
{{dropdownTitle}}
- {{defaultSelectedText}} {{#each projectNames}}
- {{name}} {{/each}} {{#if newProjectText}}
-
{{newProjectText}}
{{/if}}
{{newProjectTitle}}
{{projectNameErrorText}}
AD9516-1
資料
Filters
1つが該当
-
すべて
-
アプリケーション・ノート
-
データシート
-
技術記事
-
ユーザ・ガイド
-
評価用設計ファイル
-
よく聞かれる質問
-
すべて
-
English
-
中国語
-
日本語
データシート
1
アプリケーション・ノート
31
359 kB
1076 kB
HTML
HTML
HTML
HTML
HTML
HTML
技術記事
6
URL
URL
URL
URL
URL
URL
ユーザ・ガイド
4
1449 kB
評価用設計ファイル
4
xls
xls
37 kB
ZIP
332.52 K
URL
よく聞かれる質問
1
HTML
利用上の注意
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。
なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
ドキュメント
データシート 1
ユーザ・ガイド 2
アプリケーション・ノート 13
AN-927: スプリアスとDDS / DACやその他の発生源（スイッチング電源など）との関係の判定 (Rev.0)
高速A/Dコンバータ（ADC）のテストと評価について (Rev.AN-835)
AN-939: 高い周波数のRF出力信号が得られるAD9912のスーパーナイキスト動作 (Rev.0)
AN-756: サンプル化システムに及ぼすクロック位相ノイズとジッタの影響 (Rev.0)
AN-873: ADF4xxx PLLシンセサイザ・ファミリーでのロック検出 (Rev.0)
AN-741: 位相ノイズの知られざる特性 (Rev.0)
AN-501: アパーチャ不確定性とADCシステム性能 (Rev.A)
AN-835:高速A/D コンバータ（ADC）のテストと評価について
AN-769: Generating Multiple Clock Outputs from the AD9540 (Rev.0)
AN-823: Direct Digital Synthesizers in Clocking Applications Time (Rev.0)
AN-0974: Multicarrier TD-SCMA Feasibility (Rev.0)
AN-0983: Introduction to Zero-Delay Clock Timing Techniques
AN-769: Generating Multiple Clock Outputs from the AD9540
技術記事 6
Understand the Effects of Clock Jitter and Phase Noise on Sampled Systems
ADI Buys Korean Mobile TV Chip Maker
Speedy A/Ds Demand Stable Clocks
Design A Clock-Distribution Strategy With Confidence
Low-power direct digital synthesizer cores enable high level of integration
Improved DDS Devices Enable Advanced Comm Systems
評価用設計ファイル 3
よく聞かれる質問 1
デバイス・ドライバ 1
リファレンス設計 1
製品選択ガイド 1
珍問／難問集 12
| 製品モデル | ピン／パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
|---|---|---|---|
| AD9516-1BCPZ |
64-Lead LFCSP (9mm x 9mm w/ EP)
|
|
|
| AD9516-1BCPZ-REEL7 |
64-Lead LFCSP (9mm x 9mm w/ EP)
|
|
- AD9516-1BCPZ
- ピン／パッケージ図
-
64-Lead LFCSP (9mm x 9mm w/ EP)
- 資料
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
-
Ultra Librarian
-
SamacSys
- AD9516-1BCPZ-REEL7
- ピン／パッケージ図
-
64-Lead LFCSP (9mm x 9mm w/ EP)
- 資料
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
-
Ultra Librarian
-
SamacSys
モデルでフィルタ
製品モデル
製品ライフサイクル
PCN
6 9, 2021
- 20_0126
Conversion of Select Sizes LFCSP Products from Punched to Sawn and Transfer of Assembly Site to ASE Korea
AD9516-1BCPZ
製造中
AD9516-1BCPZ-REEL7
製造中
モデルでフィルタ
製品モデル
製品ライフサイクル
PCN
6 9, 2021
- 20_0126
Conversion of Select Sizes LFCSP Products from Punched to Sawn and Transfer of Assembly Site to ASE Korea
AD9516-1BCPZ
製造中
AD9516-1BCPZ-REEL7
製造中
ソフトウェアおよび製品のエコシステム
デバイス・ドライバ
評価用ソフトをお探しですか？ ここで見つけることができます。
評価用キット 1
EVAL-AD9516-1
AD9516-1 Evaluation Board
機能と利点
- Simple power connection using 6 V wall adapter and on-board LDO voltage regulators
- LDOs are easily bypassed for power measurements
- 8 ac-coupled differential LVPECL SMA connectors
- 2 ac-coupled LVPECL differential headers
- 2 dc-coupled differential LVDS SMA connectors that are reconfigurable to four CMOS SMA connectors
- 2 dc-coupled LVDS differential headers that are reconfigurable to four CMOS connectors
- SMA connectors for
- 2 reference inputs
- Charge pump output
- Clock distribution input
- USB connection to PC
- Microsoft Windows-based evaluation software with simple graphical user interface
- On-board PLL loop filter
- Easy access to digital I/O and diagnostic signals via I/O header
- Status LEDs for diagnostic signals
製品の詳細
The AD9516-x, AD9517-x, and AD9518-x are very low noise PLL clock synthesizers featuring an integrated VCO, clock dividers, and up to 14 outputs. The AD9516 features automatic holdover and a flexible reference input circuit allowing for very smooth reference clock switching. The AD9516 family also features the necessary provisions for an external VCXO.
The AD9516 evaluation board is a compact, easy-to-use platform for evaluating all features of the AD9516. The user guide covers all six versions of the AD9516 family, as well as the AD9517 and AD9518 families (hereafter referred to as AD951x). The AD9516, AD9517, and AD9518 differ only in package size, and the number of outputs. The evaluation software main window for the AD9517 and AD9518 reflects fewer outputs, but the operation is identical for all devices.
Although the Quick Start Guide to the AD9516 PLL section applies specifically to the AD9516-3, increasing the N (feed-back) divider and channel divider increases the VCO frequency to the allowable frequency range of other AD9516 versions.
For the AD9516-5, which lacks an internal VCO, certain portions of this document that apply to the internal VCO (such as VCO calibration) can be ignored.
Applications
- Clocking of analog-to-digital and digital-to-analog converters up to 2.9 GHz
- Networking and communications line cards
- Test and measurement equipment
- Wireless base stations, controllers
- Clock cleanup/jitter attenuation
- Clock distribution
資料
ソフトウェア
ZIP
4.37 M
ZIP
1.21 K
ZIP
7.35 M
ツールおよびシミュレーション 2
IBISモデル 1
IBISモデル
ADIsimCLK 設計・評価 ソフトウェア
リファレンス・デザイン 1
CN0432
2 個の AD9139 デバイスによるマルチ DAC 同期を使用した 広帯域ベースバンド I/Q トランスミッタ ※Rev.0を翻訳したものです。最新版は英語資料をご覧ください。
Circuits from the Lab®
Info:Circuits from the Lab®
