DS21352

不推荐用于新设计

3.3V DS21352及5V DS21552 T1单芯片收发器

数据手册 (Rev. 1)
产品选型表
产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许，也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。
Viewing:

概述

  • 完整的DS1/ISDN-PRI/J1收发器功能
  • 远程和短程LIU
  • 无晶体抖动衰减器
  • 生成DSX-1和CSU线路补偿
  • 具有64字节缓冲器的HDLC控制器可配置为FDL或DS0操作
  • 双两帧弹性存储滑动缓冲器，可连接高达8.192MHz的异步背板
  • 8.192MHz时钟输出锁定至RCLK
  • 交错PCM总线操作
  • 每通道环回和空闲代码插入
  • 8位并行控制端口多路复用或非多路复用总线（Intel或Motorola）
  • 用于小数T1的可编程输出时钟
  • 完全独立的发射和接收功能
  • 生成/检测长度为1至8位的带内循环代码（包括CSU循环代码）
  • IEEE 1149.1 JTAG边界扫描
  • 与DS2152/54/354/554 SCT引脚兼容
  • 100引脚LQFP封装(14 mm x 14 mm)3.3V (DS21352)或5V (DS21552)电源；低功耗CMOS

DS21352/552 T1单芯片收发器包含连接T1线路所需的所有功能，无论是DS1远程还是DSX-1短程线路。时钟恢复电路根据0英尺到超过6000英尺的T1线路长度自动调整。该器件可以生成-7.5dB、-15dB和-22.5dB的DSX-1线路补偿以及CSU线路补偿。板载抖动衰减器（可选32位或128位）可放置在发射或接收数据路径中。成帧器可定位帧和多帧边界并监控数据流以发出警报。它还用于提取和插入夺位信令数据和FDL数据。该器件包含一组内部寄存器，用户可以访问和控制此单元的操作。并行控制端口支持快速访问，因此单个控制器可以处理多条T1线路。该器件完全符合所有最新T1规范，包括ANSI T1.403-1995、ANSI T1.231-1993、AT&T TR 62411 (12-90)、AT&T TR54016和ITU G.703、G.704、G.706、G.823和I.431。
DS21352
3.3V DS21352及5V DS21552 T1单芯片收发器
DS21352、DS21552：引脚分配
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

创建新项目
提问

参考资料

数据手册 2

可靠性数据 1

应用笔记 3

设计笔记 21

技术文章 6

了解更多
添加至 myAnalog

Add media to the Resources section of myAnalog, to an existing project or to a new project.

创建新项目

工具及仿真模型

BSDL 模型文件 2

最新评论

需要发起讨论吗？ 没有关于 DS21352的相关讨论？是否需要发起讨论？

在EngineerZone®上发起讨论

近期浏览