菜单

关闭

ADP5022

双通道、3 MHz、600 mA降压稳压器和150 mA LDO

英文数据手册

Rev. C

新设计不推荐使用本产品

顶部

概览

优势和特点
产品详情

优势和特点

输入电压范围：2.4 V至5.5 V
2 mm × 2 mm、16引脚小型WLCSP封装
过流和热保护

工厂可编程欠压闭锁
所有三个通道的默认输出电压均可在工厂编程设置
降压稳压器主要特性：
- 工作频率：3 MHz
- 强制PWM模式和自动PWM/PSM模式
- 占空比：100%（低压差模式）
- 静态电流：每个通道24 μA（典型值）
LDO 主要特性：
- 利用1 μF陶瓷输出电容可稳定工作
- 高电源抑制比(PSRR)
- 低输出噪声

产品详情

ADP5022是一款微型电源管理单元（微型PMU），内置两个高性能降压稳压器和一个低压差稳压器(LDO)，采用2.08 mm × 2.08 mm、16引脚小型WLCSP封装，可满足严苛的性能和电路板空间要求。

降压稳压器的高开关频率支持小型多层外部器件，并使所需的电路板空间降至最小。当MODE引脚设置为高电平时，降压稳压器以强制PWM模式工作。当MODE引脚设置为低电平时，降压稳压器根据负载电流水平自动切换工作模式。输出负载较高时，降压稳压器以PWM模式工作。当负载电流降至预定义阈值以下时，稳压器以省电模式(PSM)工作，以便改善低负载功效比。

为降低输入电容要求和噪声，两个降压器以错相工作。

ADP5022 LDO的低静态电流、低压差和宽输入电压范围可延长便携式设备的电池使用时间。在频率高达10 kHz时，该LDO能保持60 dB以上的电源抑制性能，而所需的电压裕量则很低。

ADP5022的各稳压器均具有专用的独立使能引脚。对使能引脚施加高电平将激活相应的稳压器。默认输出电压可在工厂编程设置，选择范围广泛。

产品分类

电源管理

领域

医疗保健

类似器件点击在参数搜索中查看所有

产品生命周期新设计不推荐使用本产品

表示相关产品已过时，ADI公司不再推荐新设计使用。

文档

数据手册 (2)

PDF

676 kB

ADP5022: Dual 3 MHz, 600 mA Buck Regulator with 150 mA LDO Data Sheet (Rev. C)

PDF

676 kB

ADP5022：内置150 mA LDO的双通道、3MHz、600mA降压调节器数据手册 (Rev. B)

用户手册 (1)

PDF

585 kB

UG-014: Evaluation Board for the ADP5022 Micro PMU

解决方案通报和手册 (2)

PDF

6.2 M

Integrated, High Power Solutions for Xilinx FPGAs

PDF

2460 kB

Integrated Power Solutions for Altera FPGAs

软件代码及系统需求

驱动/参考代码

WIKI

ADP150 Regulator Fixed Voltage Linux Driver

工具及仿真模型

设计工具

ADIsimPower™ 稳压器设计工具

这款专家级设计工具只需一分钟左右的时间就能产生定制的DC/DC转换器设计。用户提供5个输入，并选择优化目标：效率、PCB空间、成本或器件数量。输出为完整的原理图、材料清单(BOM)、效率图和性能摘要。这款工具为每个设计提供一份PDF概述文档和一个空白PCB，以帮助用户快速完成原型制作，验证设计目标。