未発表論文より

マルチチャンネルDDSで位相コヒーレントFSK変調 を実現

   David Brandon 著 (コメントは英語でお願いいたします

一般的なシングルチャンネルのダイレクト・デジタル・シンセサイザ(DDS)の場合、図1に示すような位相連続周波数遷移が生じますが、コヒーレント・パルス・ドップラー・レーダーや医用および材料分析用のNMR/MRI 分光法などのアプリケーションにおいては位相コヒーレント遷移の方がよいとされています。この記事では、DDSの出力を加算してAD9958/AD9959マルチチャンネルDDSを堅牢な位相コヒーレントFSK(周波数偏移キー)モジュレータとして構成する方法を紹介します。
マルチチャンネルDDSは、複数のシングルチャンネル・デバイスを同期化するときに生じるチャンネル間の温度やタイミングの問題をほぼ解消することができます。マルチチャンネルDDSの出力はそれぞれ独立していますが、共通のシステム・クロックを使用するため、複数のシングルチャンネル・デバイスの出力に比べて、温度/電源変動に対してより優れたトラッキング動作が可能となります。したがって、加算出力で位相コヒーレント周波数遷移を生成するには、マルチチャンネルDDSの方が適しています。

位相連続/位相コヒーレント周波数遷移

図1. 位相連続/位相コヒーレント周波数遷移

回路の説明


クロック分配デバイスAD9520は高性能リファレンス・クロッ クでAD9958 DDSを駆動し、FSKデータ・ストリームのソー スにも同じクロックを供給します。AD9520は、マルチチャン ネルDDSのSYNC_CLKとFSKデータ・ストリーム間のセッ トアップ時間とホールド時間を満足させるために、選択可能な複 数の出力ロジックと調整可能な遅延機能を提供します。 AD9958の独立した2つのチャンネルは、事前に設定された周 波数F1とF2で動作します。2つの出力は、互いに接続すること によって加算されます。各DAC入力における出力振幅を制御す るための乗算器を駆動するプロファイル・ピンでチャンネル出力 のON/OFFを切り替え、必要な周波数を選択します。これを行 うために、各乗算器には事前設定済みのプロファイルを選択でき る2つの設定「ゼロスケール」と「フルスケール」があります。プロファイル・ピンをロジック・ローレベルに設定すると正弦波が シャットオフされ、ロジック・ハイレベルを設定すると正弦波が 出力に送信されます。この動作では、2つの相補入力データ・ス トリームが周波数間で交互に入れ替わるようにする必要がありま す。ただし、2つのDDSチャンネルは継続的にF1とF2を生成 します。オフ機能で該当するDDS出力をミュートにし、位相コ ヒーレントFSK信号を生成します。

 位相コヒーレントFSKモジュレータのセットアップ

図2. 位相コヒーレントFSKモジュレータのセットアップ

4チャンネルDDSのAD9959による生成結果を図3に示しま す。このデバイスの2つの追加チャンネルが、加算出力の2つの 切り替えられた周波数に対する位相リファレンスになるため、 位相コヒーレント・スイッチングを簡単に示すことができます。
一番上のトレースの加算出力は、位相コヒーレント・スイッチ ングです。中央の2つのトレースはリファレンス信号F1とF2 です。一番下のトレースは、2つのいずれかの周波数を選択す る疑似ランダム・シーケンス(PRS)データ・ストリームです。 デバイスではパイプライン遅延が発生するため、PRSデータ・ ストリームのエッジと加算出力の周波数遷移が正確に揃うこと はありません。

 測定した位相コヒーレントFSK遷移

図3. 測定した位相コヒーレントFSK遷移

図4 は、AD9959 でも示された位相連続FSKスイッチングの 例を示しています。このタイプの動作では必要な帯域幅が減少 しますが、遷移間の位相履歴は保持されません。
アナログ・デバイセズは、DDS ベースのクロック・ジェネ レータの作製に必要な各種のダイレクト・デジタル・シンセサ イザ、クロック分配チップ、クロック・バッファを提供してい ます。詳細については、 www.analog.com/jp/ddsおよび www.analog.com/jp/clockをご覧ください。

 測定した位相連続FSK遷移

図4. 測定した位相連続FSK遷移

マルチチャンネル、10ビット、500MSPSダイレクト・デジタル・ シンセサイザ(DDS)


2チャンネルDDSのAD9958(図5)は10ビットの500MSPS 電流出力DACを2個、4チャンネルDDSのAD9959は同 DACを4個内蔵しています。各チャンネルはすべて共通のシス テム・クロックを使用し、固有の同期を提供します。複数のデバ イスを相互接続することで、チャンネル数を増大させることが できます。各チャンネルの周波数、位相、振幅は個別に制御で きるため、システム関連のミスマッチをデバイスごとに補正す ることができます。パラメータはすべて直線的にスイープするこ とができます。FSK、PSK、ASK変調に対しては16レベルを 選択することができます。正弦波出力の調整には、32ビット周 波数分解能、14ビット位相分解能、10ビット振幅分解能があり ます。AD9958/AD9959は1.8Vのコア電源とロジック互換用 の3.3VのI/O電源で動作し、全チャンネルがオンのときの消費 電力は315mW/540mW、パワーダウン・モード時は13mWで す。-40℃~+85℃の温度範囲で仕様規定されており、56ピン LFCSPパッケージで提供されています。 1000個受注時の米国 での単価はそれぞれ20.48ドルと37.59ドルです。

 AD9958の機能ブロック図

図5. AD9958の機能ブロック図

クロック・ジェネレータ、12LVPECL/24CMOS出力


AD9520-xクロック・ジェネレータ(図6)は、単一リファレンス周波数から最大12回路のLVPECLまたは24回路のCMOSクロックを駆動できます。VCO内蔵の完全なPLL、プログラマブル・デバイダ、設定可能な出力バッファを集積しており、ピコ秒以下のジッタ性能を有しています。4つのオプションでセンター周波数が1.45 ~ 2.95GHzのオンチップVCOが使用でき、5番目のオプションは最大周波数2.4GHzの外部VCOとして動作します。デバイスは最大250MHz の1つの差動リファレンスまたは2つのシングルエンド・リファレンスを受信し、最大周波数1.6GHz の3つのLVPECLクロックからなるグループを4つ提供します。分周比が1 ~ 32のプログラマブル・デバイダは、各グループの出力周波数と粗遅延を設定します。各LVPECL出 力は再設定して、2つの250MHz CMOS出力にすることができます。AD9520-xは3.3V単電源で動作し、消費電力は最大1.5Wです。別途出力ドライバとチャージ・ポンプ電源を用意すれば、ロジック互換性に対応でき、拡張チューニング範囲を持つVCOをサポートすることができます。-40 ~+85℃の温度範囲で仕様規定されており、64ピンLFCSPパッケージで提供されています。 1000個受注時の米国での単価は12.65ドルです。

 AD9520の機能ブロック図

図6. AD9520の機能ブロック図

参考情報


1AN-837 Application Note, DDS-Based Clock Jitter Performance vs. DAC Reconstruction Filter Performance.
2Kester, Walt. The Data Conversion Handbook. Analog Devices. Chapters 6 and 7. 2005.
3Kester, Walt. High Speed System Applications. Analog Devices. Chapters 2 and 3. 2006.
4MT-101 Tutorial, Decoupling Techniques.
5MT-031 Tutorial, Grounding Data Converters and Solving the Mystery of AGND and DGND.

 

ご質問、コメントなどございましたら、Analog Diablog™へ英語にてお寄せ下さい。

ページトップへ
       Analog Dialogue ホームへ

沪ICP备09046653号
感想、意見を送る X
content here.
content here.

感想、意見を送る

閉じる