AD9959

新規設計に推奨

DDS、500MSPS、10ビットDAC内蔵、4チャンネル

利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」(リビジョン0)で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」(Rev.J)と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。

Viewing:

製品情報

  • 4個の同期DDSチャンネル(@500MSPS)
  • チャンネル間で独立した周波数/位相/振幅制御
  • 周波数、位相、振幅の変化に対応した遅延が一致
  • 優れたチャンネル間絶縁(>65 dB)
  • 周波数/位相/振幅のリニア掃引機能
  • 最大16レベルの周波数/位相/振幅変調(ピン選択可能)
  • 4個の10ビットDACを集積
  • 個別に設定可能なDAC フルスケール電流
  • 周波数チューニング分解能: 0.12 Hz 以下 
  • 14ビット位相オフセット分解能
  • 10ビット出力振幅スケーリング分解能
  • データ・スループットを強化したシリアルI/Oポート・インターフェース(SPI)
  • ソフトウェア/ハードウェア制御によるパワーダウン
  • 両電源動作(DDS コア: 1.8 V/シリアルI/O: 3.3 V)
  • 複数デバイスの同期
  • 4~20 倍の範囲で選択可能なREFCLK 逓倍器(PLL)
  • 選択可能なREFCLK 水晶発振器
  • 56 ピンLFCSP パッケージを採用

AD9959は、各チャンネルの周波数、位相、振幅を個別に制御できる4個のダイレクト・デジタル・シンセサイザ(DDS)コアで構成されています。この柔軟な機能は、フィルタ処理、増幅、PCBレイアウト関連の不一致のようなアナログ処理に起因する信号間の不均衡を補正に使用できます。4チャンネルはすべて同じシステム・クロックを共用するので、各チャンネルは本質的に同期しています。複数のAD9959を同期させることができます。

AD9959は、周波数、位相、振幅の最大16レベルの変調(FSK、PSK、ASK)を行うことができます。
変調は、プロファイル・ピンにデータを入力することにより行われます。さらに、AD9959はレーダや計装機器などのアプリケーションを対象に、周波数、位相、振幅のリニア・スイープもサポートします。

AD9959のシリアルI/Oポートには多数の設定があり、非常に柔軟性があります。シリアルIOポートは、アナログ・デバイセズの初期DDS製品で採用されたSPI動作と実質的に同等の動作のSPI互換動作モードになっています。シリアルI/O動作の4つのプログラマブル・モードを可能にする4本のデータ・ピン(SDIO_0/SDIO_1/SDIO_2/SDIO_3)を備えており柔軟になっております。

AD9959は、高性能で低消費電力を実現する高度なDDS技術を用いています。優れた広帯域/狭帯域SFDR性能を備えた4個の高速10ビットDACを集積しています。各チャンネルには、32ビットの周波数調整ワード、14ビットの位相オフセット、10ビットの出力スケール逓倍器があります。

DAC出力は電源基準であるため、抵抗でAVDDに終端するか、またはAVDDセンター・タップ付きトランスで終端する必要があります。各DACには専用のプログラマブル・リファレンスがあり、チャンネルごとに異なるフルスケール電流が可能です。

DDSは、REFCLKを入力とし、DACが出力となる高分解能の周波数分周器として機能します。REFCLK入力ソースはすべてのチャンネルに共通であり、直接駆動するか、または最大500MSPSの内蔵REFCLK逓倍器(PLL)と組み合わせて使用することができます。PLLの倍率は、4~20の範囲で整数ステップで設定可能です。REFCLK入力には発振回路があり、外部水晶をREFCLKソースとして使用することができます。水晶の周波数は20~30MHzでなければなりません。水晶は、REFCLK逓倍器と組み合わせて使用できます。

AD9959は、省スペースの56ピンLFCSPパッケージで提供しています。DDSコア(AVDDピンおよびDVDDピン)を駆動するには、1.8V電源を使用します。デジタルI/Oインターフェース(SPI)は3.3Vで動作し、DVDD_I/O(ピン49)を3.3Vに接続する必要があります。

AD9959は、-40~+85℃の工業用温度範囲で動作します。


アプリケーション

  • 即応型局部発信器
  • フェーズド・アレイ・レーダー/ソナー
  • 計測器
  • クロック同期 
  • AOTFのRFソース

AD9959
DDS、500MSPS、10ビットDAC内蔵、4チャンネル
AD9959 Functional Block Diagram AD9959 Pin Configuration
myAnalogに追加

myAnalogの製品セクション(通知受け取り)、既存/新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。


ドキュメント

データシート 2

ユーザ・ガイド 1

アプリケーション・ノート 17

技術記事 21

製品ハイライト 1

さらに詳しく
myAnalogに追加

myAnalogのリソース・セクション、既存/新規プロジェクトにメディアを追加する。

新規プロジェクトを作成

ソフトウェア・リソース

必要なソフトウェア/ドライバが見つかりませんか?

ドライバ/ソフトウェアをリクエスト

ツールおよびシミュレーション

ADIsimDDS(ダイレクト・デジタル・シンセサイザ)

ADIsimDDSは、数学の方程式を用いて、選択したデバイスの全体的な性能をモデル化し、表示します。ADIsimDDSは、リファレンス・クロック周波数と求められる出力周波数が与えられた場合に、必要なFTWを計算します。このツールは総合的なスペクトル性能全体の推定値もモデル化できるため、外付け再構成フィルタの効果を確認できます。

ツールを開く

AD9959 IBIS Models 1


評価用キット

EVAL-AD9959

AD9959 Evaluation Board

製品詳細

The AD9959 is a multichannel frequency synthesizer that incorporates four synchronous direct digital synthesis (DDS) cores with many user-programmable functions. The evaluation board software provides a graphical user interface for easy communication with the device along with many user-friendly features such as the “mouse-over effect.” Many elements of the software can be clarified by placing your mouse over the element. Figure 19 in the user guide shows how this feature works when users place their mouse over the Ref Clock box. The user guide is intended for use in conjunction with the AD9959 data sheet.

EVAL-AD9959
AD9959 Evaluation Board

リファレンス・デザイン

CN0186
Phase Coherent FSK Modulator

最新のディスカッション

最近表示した製品