シグナルチェーン・デザイナーに追加

ADF4350:  広帯域シンセサイザ、VCO内蔵

製品詳細

製品状況:生産/供給中
代替製品 新規設計では、より広い入力周波数範囲(ADF4350の137MHz~4400MHzに対して34MHz~4400MHz)を持ったADF4351、より低い位相ノイズでピン / ソフトウェアはADF4350と互換。を検討してください。

ADF4350は、外部のループ・フィルタと外部からのリファレンス周波数を使うことによって、フラクショナルNまたはインテジャーNのPLL周波数シンセサイザを実現することができます。

ADF4350は、2200MHz~4400MHzの基本出力周波数としての電圧制御発振器(VCO)を内蔵しています。さらに、1/2/4/8または16の分周回路は、137.5MHzまで低いRF出力周波数を発生させることができます。アイソレーションを必要とするアプリケーション用として、RF出力段をミュートさせる機能があります。このミュート機能は、ピンおよびソフトウェアの両方で制御できます。また、補助のRF出力が用意されていますが、もし使わない場合はパワーダウンすることができます。

全ての内蔵のレジスタの制御は、簡単な3線インターフェースを介して行われます。このデバイスは、3.0V~3.6Vの電源範囲で動作し、使用しない場合にはパワーダウンすることができます。

アプリケーション

  • 無線インフラストラクチャ(W-CDMA、TD-SCDMA、WiMAX、GSM、PCS、DCS、DECT)
  • テスト装置
  • 無線LAN、CATV装置
  • クロック発生

特長と利点

  • 出力周波数範囲:137.5MHz~4,400MHz
  • フラクショナルNとインテジャーNシンセサイザ
  • 低位相ノイズのVCO内蔵
  • プログラマブルなデバイダ:1/2/4/8/16
  • ジッタ(typ):0.4ps rms未満
  • 電源電圧:3.0V~3.6V
  • ロジック互換性1.8V
  • プログラマブルなデュアル・モジュール・プリスケーラ:4/5または8/9
  • プログラマブルな出力パワー・レベル
  • RF出力のミュート機能
  • 3線式シリアル・インターフェース
  • アナログおよびデジタル・ロック検出
  • 高速ロック・モードの帯域切り替え
  • サイクル・スリップ低減

ADF4350 機能ブロック図

ADF4350製品をご使用になる際の注意点

注意点:
ADF4350はRFoutA+/-とRFoutB+/-という2系統の差動出力を持っております。RFoutA+/-がメイン出力であるのに対して、RFoutB+/- (Auxiliary) はサブ出力となっているため、RFoutB+/-をご使用する際にはRFoutA+/-出力をONにする必要がございます。

ニュースレターのご紹介

アナログ・デバイセズのニュースレター
アナログ・デバイセズでは、以下の情報を定期的に配信しています。メール形式はHTMLまたはTEXT形式のどちらかを選んで購読していただけます。 ぜひ、製品の設計や開発にお役立てください。
ニュースレターの購読手続きは、新規の方はmyAnalogに新規ご登録、登録済みの方はログインしてから行ってください。

【myAnalog 今週の新着情報(ウィークリーメール)
myAnalogにお客様のご興味のある製品や回路などをご登録いただきますと、ウェブサイトに掲載されたアップデート情報や新製品情報を一週間に一回、ご登録いただきましたメールアドレスに情報をお送りします。

【ニュースレター】
お客様の「興味のある製品」に関連する技術情報やセミナー情報などさまざまな情報をニュースレターとして定期的にお送りします。
ニュースレター申し込み

資料

タイトル コンテンツの種類 ファイル形式
ADF4350: Wideband Synthesizer With Integrated VCO Data Sheet (Rev A, 04/2011) (pdf, 861 kB)  データシート PDF
AN-0974: Multicarrier TD-SCMA Feasibility  (pdf, 634 kB) アプリケーション・ノート PDF
Fractional-N PLL ICのスプリアス アプリケーション・ノート HTML
CN-0232: VCO 内蔵シンセサイザに別置シンセサイザを組み合わせてスプリアスを最小にする  (pdf, 239 kB) 実用回路 PDF
CN-0245: 簡単に直交復調器と接続できる広帯域 LO PLL シンセサイザ  (pdf, 422 kB) 実用回路 PDF
CN-0147  (pdf, 260 kB)
Powering a Fractional-N Voltage Controlled Oscillator (VCO) with Low Noise LDO Regulators for Reduced Phase Noise
実用回路 PDF
CN-0144  (pdf, 198 kB)
Broadband Low Error Vector Magnitude (EVM) Direct Conversion Transmitter Using LO Divide-by-2 Modulator
実用回路 PDF
CN-0134: Broadband Low Error Vector Magnitude (EVM) Direct Conversion Transmitter  (pdf, 397 kB) 実用回路 PDF
Fundamentals of Frequency Synthesis, Part 1: Phased Locked Loops
The first of a two-part series on frequency synthesis, with an introduction to Phased Locked Loops. This webcast looks at the need for frequency generation, the techniques from the past present and future, and how to assess the performance of a frequency synthesis, and real world applications. Particular attention will be focused on Phase Locked Loops (PLL's) as frequency synthesizers.
Webcasts WEBCAST
Fundamentals of Frequency Synthesis, Part 2: Direct Digital Synthesis (DDS)
This month we conclude our two-part series on frequency synthesis, with an introduction to Direct Digital Synthesis. We will give a basic review of how a direct digital synthesis system works, touching on the inner workings of the DDS engine at a relatively high level. We will also discuss the tradeoffs between PLL and DDS technology as a base choice for frequency synthesis needs.
Webcasts WEBCAST
UG-476: PLL Software Installation Guide  (pdf, 520 kB) ユーザー・ガイド PDF
UG-110: Evaluation User Guide for ADF4350  (pdf, 403 kB)
(EVAL-ADF4350EB2Z) - Self-contained board including PLL, VCO, loop filter (20 kHz), 10 MHz TCXO reference, USB interface, and voltage regulators
ユーザー・ガイド PDF
UG-109: Evaluation Board User Guide for ADF4350  (pdf, 378 kB)
(EVAL-ADF4350EB1Z) - Self-contained board including PLL, VCO, loop filter (35 kHz), 25 MHz TCXO reference, USB interface, and voltage regulators
ユーザー・ガイド PDF
ANALOG DIALOGUE VOL.45 VOL.9 PLL向けのパワーマネジメント設計 技術情報誌 Analog Dialogue HTML
Analog Dialogue Vol.43 No.12 高電圧VCOを用いた高性能フェーズ・ロックド・ループの設計 技術情報誌 Analog Dialogue HTML
Direct Conversion Receiver Designs Enable Multi-standard/Multi-band Operation
Modern direct conversion provides a compelling solution for field programmable radio designs and offers a cost benefit and potential performance advantage over traditional receiver solutions.
(RF Designline, 2/16/2009)
技術関連記事 HTML
Get the Best from Your Low-Dropout Regulator
by C. Basso, C. Fourtet, and P. Kadanka (EDN, 2/18/1999)
技術関連記事 HTML
業界で最も低消費電力のクワッドチャンネル・ジッタ減衰クロック変換器「AD9554」を発表 (21 May 2014) プレス・リリース HTML
RF Source Booklet  (PDF, 4353 kB)
RF IC Product Overview - Version P (02/2014)
その他 PDF
外形寸法図のBSCとは? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Pwr Dissとは? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
ICの寿命や製品保証の資料は? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
VCO出力のプルアップはなぜ必要? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
デシケータ管理条件 FAQ(よくある質問) & RAQ(珍問/難問集) HTML
使用温度の規定の見方は? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Why do I see reference spurs? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Why is my phase noise shape changing when I change the PLL settings? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Why doesn't the PLL make my reference input and the clock outputs line up? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
How do I optimize my PLL loop for the best phase noise and/or jitter? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
My loop is not locking. How do I debug this? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
How long does it take for the PLL to lock? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Help! My PLL came unlocked over temperature. FAQ(よくある質問) & RAQ(珍問/難問集) HTML
How do I choose between active and passive filter in PLL loop? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Should I reference the passive filter to ground? or supply? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
How do the PLLs in the AD951x parts compare to other ADI PLLs? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
How does the clock clean-up function of the AD951x parts work? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Why do I want to run a fast PFD frequency? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Is it ok for me to connect the same power supply to both the charge pump and distribution power supply pins? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Why can't I use a bandpass filter for my loop filter? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Should I tie my loop filter to ground or PLL supply? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
The loop filter was working great until I changed the divide ratio in PLL. What happened? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
How do I use a VCO with a supply greater than 5V? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
What suppliers do you recommend for VCO/VCXOs? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Do VCXOs have better phase noise and jitter performance than VCOs? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
How do I know which VCO will work best with the AD9510? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Is there an advantage to running a higher VCO frequency than the output frequency? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
How do I determine if a VCO is good enough for my purpose? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Is there any difference between the nature of an oscillator's phase noise and the phase noise from a clock chip? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Do different divide ratios cause variations in jitter? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
I have a clocking scheme which requires several different division ratios simultaneously. I have a frequency plan, but I'm concerned about crosstalk. How much of a problem is this with your clock distribution chips? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Do divide ratios change the propagation delay? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
I want to use the phase offset feature on the AD9510 dividers to generate two signals 90° out of phase. How accurate is the phase offset? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
On the AD951x clock ICs, does the phase offset (coarse delay) affect the jitter? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Why doesn't the mini-divider support the divide ratio I want? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
I want to use the variable delay adjust, but the jitter is too high. What can I do? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
I changed the coarse phase adjust in the evaluation software, but nothing happened. What's going on? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
What is the difference between the coarse phase adjust and the fine delay adjust? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
What is the fine delay adjust which is available on certain LVDS/CMOS outputs? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Does the fine delay adjust affect the jitter? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Why is the fine delay adjust not available on all the outputs? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Is there a way to cause Input/Output rising edges to be synchronous (zero delay) with the AD9510/11? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Will the AD9510 work without a reference input signal? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
What are the best clock sources for a distribution-only design? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
I am not using the CLK1 input on the AD9510. Can I just leave it floating? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
How good does my input signal need to be? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
I turned off my reference but the Digital Lock Detect (DLD) still says I'm locked. FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Can I shift the threshold on clocks for single-ended inputs? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
The reference input is differential, but my reference is single-ended. Do I need to convert to differential to drive the AD9510? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Will differential or single-ended inputs/outputs improve my jitter? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Why should I use differential rather than single-ended? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
How do I feed a single-ended signal into a differential input? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Why do you recommend AC coupling, rather than DC coupling, at the clock inputs? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Are the ADI clock parts stand-alone clock sources or do I still have to buy a clock source to drive these parts? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Which provides better performance - a clock source with sinewave output, or one with differential square wave outputs? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
On the AD9510, what is the relationship between clock output jitter and CLK1/CLK2 input slew rate? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
I'm trying to write to the part in single-byte mode, but I can't write anything. What am I doing wrong? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Can I use the 951X clocks to drive a mixer (RF LO)? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
My applications are RF, not for clocking data converters. Can ADI's 951X ICs be used for RF applications? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
I have an input present at the clock input, but I'm not seeing an output? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
What happens to the AD9510/11 clock outputs if the Reference Input (REFIN) signal goes away? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
What clock frequency comes out of the AD9510 outputs when you first apply power to the device? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Is it possible to impedance match a clock output if it is heavily loaded? (e.g. CL=100pF) FAQ(よくある質問) & RAQ(珍問/難問集) HTML
I ran the AD9510 outputs at 1.4 GHz and they seem to work fine. Is there a problem running them at 1.4 GHz? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
What should I do with unused channels on the AD9510? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Can I tri-state the AD9510 outputs? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
On the AD9510, how can I make sure that the duty cycle of output clocks stays within 40% to 60% duty cycle window? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
What is the effect of distributing harmonically related clocks (on chip or on board) in terms of jitter? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Is there any reason to use a transformer on a differential clock output to obtain a "clean" single-ended clock output? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
What are some of the advantages/disadvantages of using LVPECL vs. LVDS outputs? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Does the AD9510 support 2.5V PECL? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
How much bandwidth is required to process a PECL or LVDS output? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
If I use only one of the PECL differential outputs and the unused output is terminated in 50Ω, how will this affect the phase noise or jitter of the single-ended output? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
If I change the level of PECL output, does it affect the jitter? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
What is the best way to terminate LVPECL outputs to get lowest jitter? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Is it okay to AC-couple PECL or LVDS outputs? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
What is the fan-out capability of the CMOS, LVDS, and LVPECL outputs? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
What is the proper termination (value and location) for outputs? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Are outputs short-circuit protected? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Are the CMOS drivers on the clock devices complementary? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Some of the schematics in the AD951x data sheets show an LVPECL termination scheme which is different from the classic termination often seen (50 Ω to Vs - 2V, or the Thevenin equivalent thereof). How does this work, and how did you chose 200 Ω for the resistors? Can I use 100 ohms to improve the slew rate (or jitter)? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
I have pulled SYNCB low, but I still have output from a channel. Why? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Why can I not get the same output amplitude or rise and fall times as stated in your datasheet? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
The AD9510 datasheet says to use an external pull-up resistor on the FUNCTION pin. Why do I need this and what range of resistors will work? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
May I use the AD9540 for spread spectrum clocking? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Can I get two clock outputs from the AD9540? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
What's the advantage of a DDS-based clock generator? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Why does the AD9540 require special filtering on its analog output. What are the requirements of this filter? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
I'm working with optical networks - SONET/SDH. Do ADI's clock chips support these applications? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
On my board, I can't get the same low jitter numbers that are shown in the datasheet. Am I doing something wrong? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
How do you determine the bandwidth over which phase noise is integrated to obtain jitter? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Using the "ADC SNR method", what is the equivalent bandwidth for the jitter specification? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
How do harmonic spurs in the output spectrum affect jitter (random or deterministic)? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
When a jitter number is specified without an associated bandwidth, what bandwidth should be assumed? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
How do you specify jitter? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
How do I use the clock part for jitter clean-up? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
If jitter can be calculated from phase noise measurements, is it possible to calculate phase noise from jitter numbers? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Does jitter vary with different clock frequencies? How about phase noise? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
I sure can't measure jitter with femtosecond resolution on my scope! How do you do it? How much confidence do you have in the jitter figures that you are quoting for these parts? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Do you guarantee performance shown in ADIsimCLK? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Who do I contact for technical support on ADIsimCLK? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Should I use the minimum charge pump current settings in order to minimize power? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Can I run CMOS outputs at 5V? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Can I use different power supply voltages for the PECL output drivers? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Is .01 uF sufficient for power supply pin bypass? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
My application has pretty tight power consumption requirements. I am very interested in the capabilities of the AD9510, but I don't need every feature. Is it possible to turn off the unused features and save power? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Why don't you spec psrr and cmrr in the datasheet? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
How do I get two AD951x (with PLL) to synchronize to the same reference input edge? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
I really need >10 clock outputs. Can I use multiple chips together and still guarantee that all output clocks are synchronized to REFIN? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
How do I synchronize multiple clock devices? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
What happens if I run the part in an ambient environment which exceeds 85°C? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
How can I determine the die temperature of your device? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
My circuit board has both an analog GND and a digital GND. How should I connect the AD9510 pins labeled GND? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
What PCB layout recommendations do you have for the of the exposed paddle on the bottom side of the LFCSP package? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
What is a PLL Synthesizers and how is it used? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Rarely Asked Questions...アナログ・デバイセズに寄せられた珍問/難問集 RAQ(珍問/難問集) HTML
半導体用語集 用語集 HTML

設計支援ツール、モデル、ドライバ & ソフトウェア

タイトル コンテンツの種類 ファイル形式
ADIsimRF
アナログ・デバイセズのADIsimRF設計ツールは、カスケード・ゲインやノイズ指数、IP3、P1dB、総合消費電力などRFシグナル・チェーン内の最も重要なパラメータの計算を行います。
設計ツール&シミュレータ HTML
ADIsimPLL™- Version 3.60.09
アナログ・デバイセズの新しい高性能PLL製品を迅速かつ確実に評価できるツールです。現在利用できるツールの中で、最も総合的なPLLシンセサイザーの設計/シミュレーション・ツールです。実施されるシミュレーションには、主要な非線形効果が含まれており、これはPLLの性能に大きく影響を及ぼします。ADIsimPLLによって、設計プロセスの繰り返し作業が1つ以上排除されるため、設計から製品の市場投入までの期間が大幅に短縮することができます。
設計ツール&シミュレータ HTML
ADF4350 IBIS Model IBISモデル HTML
ADF4350 IIO Wideband Synthesizer Linux Driver デバイスドライバ HTML
AD9739A Native FMC Card / Xilinx Reference Designs FPGA HDL HTML

評価用キット / シンボル & フットプリント

評価ボード&キット資料と購入については、評価ボード&キットのページをご覧ください。

シンボル&フットプリントアナログ・デバイセズでは、多岐にわたるCADシステムにおいて、簡単に使用することができる、シンボルとフットプリントのデータを提供しています。

関連製品情報 & 実用回路

Engineered. Tested. Ready to Integrate.
詳細をみる

関連する周辺製品

Suggested Companion Products


Recommended Low-Noise Voltage Regulators for the ADF4350

  • For a fixed 3.3V, 150mA low dropout regulator, we recommend the ADP150.
  • For a fixed 3.3V, 200mA low dropout regulator, we recommend the ADP151.
Recommended Power Solutions
  • For selecting voltage regulator products, use ADIsimPower.

Were these recommendations helpful?

Sampleサンプル&購入

価格、パッケージ、入手性

ADF4350 モデル一覧
モデル パッケージ ピン数 動作
温度範囲
梱包形態,
数量
価格*(100-499) 価格*1000 pcs RoHS準拠 PCN/製造中止案内 在庫確認/
購入/サンプル
ADF4350BCPZ 製品状況: 製造中 32 ld LFCSP (5x5mm CP-32-2) 32 工業用 Tray, 490 $ 6.98 $ 6.05 Y  成分表 PCN 購入 サンプル
ADF4350BCPZ-RL 製品状況: 製造中 32 ld LFCSP (5x5mm CP-32-2) 32 工業用 Reel, 5000 - $ 6.05 Y  成分表 PCN 購入
ADF4350BCPZ-RL7 製品状況: 製造中 32 ld LFCSP (5x5mm CP-32-2) 32 工業用 Reel, 1500 - $ 6.05 Y  成分表 PCN 購入
価格表の見かた

価格は1個当たりの米ドルで、米国内における販売価格(FOB)で表示されておりますので、予算のためにのみご使用いただけます。 また、その価格は変更されることがあります。米国以外のお客様への価格は、輸送費、各国の税金、手数料、為替レートにより決定されます。価格・納期等の詳細情報については、弊社正規販売代理店または担当営業にお問い合わせください。なお、 評価用ボードおよび評価用キットの表示価格は1個構成としての価格です。

ADF4350 Evaluation Board
モデル 概要 価格 RoHS PCN/製造中止案内 在庫確認/
購入/サンプル
CFTL-CN0134-EVALZ 製品状況: 製造中 Evaluation Board $ 233.00 Yes -
EVAL-ADF4350EB1Z 製品状況: 製造中 Evaluation Board $ 175.00 Yes -
EVAL-ADF4350EB2Z 製品状況: 製造中 Evaluation Board $ 175.00 Yes -

ここに表示されている価格は、1個あたりの価格です。米国内における販売価格(FOB)で表示されておりますので、予算のためにのみご使用いただけます。 また、その価格は変更されることがあります。米国以外のお客様への価格は、輸送費、各国の税金、手数料、為替レートにより決定されます。価格・納期等の詳細情報については、弊社正規販売代理店または担当営業にお問い合わせください。なお、 評価用ボードおよび評価用キットの表示価格は1個構成としての価格です。

在庫確認&購入

販売代理店リストを見る
沪ICP备09046653号
この製品に対するご感想 X
content here.
content here.

この製品に対するご感想

閉じる