To Top
シグナル・チェーンデザイナーに追加する

AD6641:  DPDオブザベーション・レシーバ、250MHz帯域幅

製品状況:新規設計にお薦めします。
Data
Sheet
英語 Rev 0, 04/2011 (pdf 646kB) (データシート利用上の注意)

製品詳細

製品状況:新規設計にお薦めします。
価格と入手性を確認する シグナル・チェーンデザイナーに追加する シグナル・チェーン・デザイナーを使う

AD6641は250MHzの帯域幅を備えたデジタル・プレディストーション・オブザベーション・レシーバで、12ビット/500MSPSのADC、16k×12のFIFOおよびマルチ・モードのバックエンドを集積しており、ユーザは、内蔵されたFIFOメモリに保管された後に、シリアル・ポート（SPORT）、SPIインターフェースまたは12ビットのパラレルCMOSあるいは6ビットのDDR・LVDSポートを介して、データを取り出すことが出来ます。この製品は、並外れたダイナミック性能と低消費電力に関して最適化されているため、より広い帯域を必要とするようなデジタル・プリディストーション・オブザベーション経路などの通信アプリケーションでの使用に適しています。サンプル/ホールドアンプや電圧リファレンスなどの必要なすべての機能をチップ上に内蔵して、完全な信号変換ソリューションを提供します。

オンチップのFIFOは、ADCを介して、小さな瞬時のスナップショットを捉えることができ、より低速でリード・バックすることができます。このことは、任意の時間に、より遅いサンプル・レートで捕らえたデータを伝送することができるため、信号処理での制約を軽減します。FIFOは、いくつかのユーザ・プログラマブル・モードで、動作させることができます。シングル・キャプチャ・モードでは、SPIポートを介してまたは外部FILL±ピンを使って、信号が送られた時にADCデータが捕捉されます。連続キャプチャ・モードでは、データはFIFO内に常時ロードされてFILL±ピンはこの動作を中止するために使われます。

製品概要

  • 無線および有線のブロードバンド通信
  • 通信用テスト装置
  • パワー・アンプの線形化

myAnalogmyAnalog
製品の更新情報：通知を受け取る

特長と利点

  • SNR = 65.8 dBFS at fIN up to 250MHz at 500 MSPS
  • ENOB=10.5ビット@fIN =～250 MHz at 500 MSPS (−1.0 dBFS)
  • SFDR = 80 dBc at fIN=～250 MHz at 500 MSPS (−1.0 dBFS)
  • 優れた直線性性能：
    DNL誤差：±0.5 LSB（typ）
    INL誤差：±0.6 LSB（typ）
  • 16k×12のFIFOを内臓
  • FIFOのリードバック・オプション：
    -- 12ビットCMOS＠62.5MHz、
    -- 6ビットDDR・LVDSインターフェース、
    -- SPORT＠62.5MHz、
    -- SPI＠25MHz
  • 高速同期機能
  • 1GHzのフル・パワー・アナログ帯域幅
  • 入力バッファを内蔵
  • リファレンス内蔵、外部デカプリング不要

AD6641　機能ブロック図

AD6641　機能ブロック図
代表的なアプリケーション・他のブロック図

類似製品

パラメータで
類似製品を探す

Sample Availability

This product is released to manufacturing. Please contact the High Speed Converters Development Group for sample availability and additional technical information.

資料

タイトル コンテンツの種類 ファイル形式
AD6641: 250 MHz Bandwidth DPD Observation Receiver (Rev 0, 04/2011) (pdf, 646 kB)  データシート PDF
AN-1142: 高速 ADC 用プリント基板のレイアウト・テクニック  (pdf, 392 kB) アプリケーション・ノート PDF
AN-1142: Techniques for High Speed ADC PCB Layout  (pdf, 392 kB) アプリケーション・ノート PDF
AN-935: ADCトランス結合フロントエンドの設計 (Rev. 0, 09/2007)  (pdf, 674 kB) アプリケーション・ノート PDF
AN-935: Designing an ADC Transformer-Coupled Front End  (pdf, 363 kB) アプリケーション・ノート PDF
AN-905: VisualAnalog™コンバータ評価用ツールVer 1.0ユーザ・マニュアル  (pdf, 6608 kB) アプリケーション・ノート PDF
AN-905: VisualAnalog Converter Evaluation Tool Version 1.0 User Manual  (pdf, 2124 kB) アプリケーション・ノート PDF
AN-878: High Speed ADC SPI Control Software  (pdf, 585 kB) アプリケーション・ノート PDF
AN-877: SPIを使った高速ADCへのインターフェース  (pdf, 731 kB) アプリケーション・ノート PDF
AN-877: Interfacing to High Speed ADCs via SPI  (pdf, 1594 kB) アプリケーション・ノート PDF
AN-827: 共振方式によるアンプとスイッチド・キャパシタADCのインターフェース  (pdf, 351 kB) アプリケーション・ノート PDF
AN-827: A Resonant Approach to Interfacing Amplifiers to Switched-Capacitor ADCs  (pdf, 203 kB) アプリケーション・ノート PDF
AN-812:  MicroController-Based Serial Port Interface (SPI) Boot Circuit (pdf, 452,449 bytes)  (pdf, 441 kB)
This application note describes the operation of a general-purpose, microcontroller-based Serial Port Interface (SPI) boot circuit. 		アプリケーション・ノート PDF
AN-808: Multicarrier CDMA2000 Feasibility  (pdf, 1535 kB)
The goal of this application note is to determine the feasibility of implementing a multicarrier CDMA2000 transceiver and what the major subsystem performances must be. 		アプリケーション・ノート PDF
AN-807: Multicarrier WCDMA Feasibility  (pdf, 969 kB) アプリケーション・ノート PDF
AN-756: サンプル化システムに及ぼすクロック位相ノイズとジッタの影響  (pdf, 359 kB) アプリケーション・ノート PDF
AN-756: Sampled Systems and the Effects of Clock Phase Noise and Jitter  (pdf, 291 kB) アプリケーション・ノート PDF
AN-742: スイッチド・キャパシタADCの周波数領域応答  (pdf, 744 kB) アプリケーション・ノート PDF
AN-742: Frequency Domain Response of Switched-Capacitor ADCs  (pdf, 401 kB) アプリケーション・ノート PDF
AN-586: 高速A/DコンバータのためのLVDSデータ出力 (Rev. 0, 05/2002)  (pdf, 207 kB)
ADC のアプリケーションにおいて性能上の制約を最小限に抑えな がら高速データ出力を実現する方法として、LVDS（低電圧差動信 号）を使用する方法が新たに開発されました。 		アプリケーション・ノート PDF
AN-586: LVDS Outputs for High Speed A/D Converters  (pdf, 207 kB)
High Speed ADCs Uses LVDS (Low-Voltage Differential Signaling) to Minimize Performance Limitations In ADC Applications When Providing High Speed Data Output 		アプリケーション・ノート PDF
UG-292: Evaluating the AD6641 DPD Observation Receiver  (pdf, 1635 kB) ユーザー・ガイド PDF
MS-2210: 高速ADCの電源回路設計で考慮すべきこと  (pdf, 327 kB) 技術関連記事 PDF
使用温度の規定の見方は？ FAQ（よくある質問） & RAQ（珍問／難問集） HTML
半導体用語集 用語集 HTML

設計支援ツール、モデル、ドライバ & ソフトウェア

タイトル コンテンツの種類 ファイル形式
ADIsimADC™仮想評価ボード
ADIsimADCは、データ・コンバータの多くの重要な仕様（オフセット、ゲイン、サンプル・レート、帯域幅、ジッタ、待ち時間、ACとDCの直線性など）を使用して動作をシミュレートします。これらのモデルには、システム・レベルでコンバータの性能を検証する方法が用意されており、選択したデバイスの適用範囲を決定できます。 		設計ツール＆シミュレータ HTML
高速A/Dコンバータ（ADC）の評価用ボード／ソフトウェア／ビへイビア・モデル 設計ツール＆シミュレータ HTML
AD6641 IBIS Model IBISモデル HTML

評価用キット / シンボル & フットプリント

評価ボード＆キット資料と購入については、評価ボード＆キットのページをご覧ください。

シンボル＆フットプリントアナログ・デバイセズでは、多岐にわたるCADシステムにおいて、簡単に使用することができる、シンボルとフットプリントのデータを提供しています。

関連製品情報 & 実用回路

関連する周辺製品

Suggested Companion Products


Recommended Driver Amplifiers for the AD6641
  • For differential RF/IF, we recommend the ultra low distortion ADL5562.
  • For a fully differential input and output DVGA in digital communications systems, we recommend the ADL5202 or the AD8376.
Recommended Clock Drivers for the AD6641
  • For low jitter performance and integrated VCO, we recommend the AD9520-0 and AD9522-0.
  • For low jitter performance along with on chip PLL and VCO, we recommend the AD9523 and AD9524.
Recommended Power Solutions

  • For selecting voltage regulator products, use ADIsimPower.

Were these recommendations helpful?

シグナル・チェーンデザイナーに追加する シグナル・チェーン・デザイナーを使う

Sampleサンプル＆購入

価格、パッケージ、入手性

AD6641 モデル一覧
価格表の見かた

価格は1個当たりの米ドルで、米国内における販売価格（FOB）で表示されておりますので、予算のためにのみご使用いただけます。　また、その価格は変更されることがあります。米国以外のお客様への価格は、輸送費、各国の税金、手数料、為替レートにより決定されます。価格・納期等の詳細情報については、弊社正規販売代理店または担当営業にお問い合わせください。なお、　評価用ボードおよび評価用キットの表示価格は1個構成としての価格です。

AD6641 Evaluation Board
モデル 概要 価格 RoHS PCN/製造中止案内 在庫確認／
購入／サンプル
AD6641-500EBZ 製品状況: 製造中 Evaluation Board $ 300.00 Yes -

ここに表示されている価格は、1個あたりの価格です。米国内における販売価格（FOB）で表示されておりますので、予算のためにのみご使用いただけます。　また、その価格は変更されることがあります。米国以外のお客様への価格は、輸送費、各国の税金、手数料、為替レートにより決定されます。価格・納期等の詳細情報については、弊社正規販売代理店または担当営業にお問い合わせください。なお、　評価用ボードおよび評価用キットの表示価格は1個構成としての価格です。

在庫確認＆購入

販売代理店リストを見る
この製品に対するご感想 X
content here.
content here.

この製品に対するご感想

閉じる