AD9625
推荐用于新设计
12位、2.6 GSPS/2.5 GSPS/2.0 GSPS、1.3 V/2.5 V模数转换器
- 产品模型
- 6
概述
- 12位、2.5 GSPS无失码ADC
- SFDR = 79 dBc、AIN最高为1 GHz(−1 dBFS,2.5 GSPS)
- SFDR = 77 dBc、AIN最高为1.8 GHz(−1 dBFS,2.5 GSPS)
- SNR = 57.6 dBFS、AIN最高为1 GHz(−1 dBFS,2.5 GSPS)
- SNR = 57 dBFS、AIN最高为1.8 GHz(−1 dBFS,2.5 GSPS)
- 噪声频谱密度 = −149.5 dBFS/Hz (2.5 GSPS)
- 差分模拟输入: 1.2 V p-p
- 差分时钟输入
- 3.2 GHz全功率模拟输入带宽
- 高速6或8通道JESD204B串行输出
子类1: 6.50 Gbps (2.6 GSPS) - 两个独立的采用10位NCO的1/8或1/16抽取滤波器
- 电源电压: 1.3 V、2.5 V
- 灵活的数字输出模式
- 内置可选数字测试码
- 时间戳特性
- 转换误码率 < 10−15
AD9625是一款12位单芯片采样模数转换器(ADC),其可在转换速率高达每秒采样2.5千兆(GSPS)下运行。 本产品用于采样高至第二奈奎斯特区域的宽带模拟信号。 AD9625结合了宽输入带宽、高采样率和优异的线性度,其非常适合于频谱分析仪、数据采集系统以及各式军工电子应用,比如雷达和干扰/抗干扰测量。
模拟输入、时钟和SYSREF信号均为差分输入。 基于JESD204B的高速串行输出可在1、2、4、6或8通道配置中进行配置。 额定温度范围为-40 ℃至+85 ℃的工业温度范围。
产品特色
- 高性能: 高采样率下出色的SFDR应用、直接RF采样以及片内基准电压源。
- 灵活的数字数据输出格式,基于JESD204B规格。
- 控制路径SPI接口端口,其支持各种产品特性和功能,如数据格式、增益和偏移校准值。
应用
- 频谱分析仪
- 军用通信
- 雷达
- 高性能数据存储示波器
- 有源干扰/抗干扰
- 电子监控和对抗
参考资料
数据手册 1
用户手册 1
技术文章 15
信息 1
视频 10
FPGA 互操作性报告 1
器件驱动器 2
模拟对话 3
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
| 产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号,脚注和 3D模型 |
|---|---|---|---|
| AD9625BBPZ-2.0 | 196-Ball BGA (12mm x 12mm) | ||
| AD9625BBPZ-2.5 | 196-Ball BGA (12mm x 12mm) | ||
| AD9625BBPZ-2.6 | 196-Ball BGA (12mm x 12mm) | ||
| AD9625BBPZRL-2.0 | 196-Ball BGA (12mm x 12mm) | ||
| AD9625BBPZRL-2.5 | 196-Ball BGA (12mm x 12mm) | ||
| AD9625BBPZRL-2.6 | 196-Ball BGA (12mm x 12mm) |
| 产品型号 | 产品生命周期 | PCN |
|---|---|---|
|
3月 9, 2015 - 14_0249 Assembly Transfer of Select CSP_BGA Products to STATS ChipPAC Korea Plant 3 |
||
| AD9625BBPZ-2.0 | 量产 | |
| AD9625BBPZ-2.5 | 量产 | |
| AD9625BBPZRL-2.0 | 量产 | |
| AD9625BBPZRL-2.5 | 量产 | |
这是最新版本的数据手册
软件资源
Evaluation Software 2
找不到您所需的软件或驱动?
硬件生态系统
| 部分模型 | 产品周期 | 描述 |
|---|---|---|
| 差分放大器 3 | ||
| ADL5569 | 推荐用于新设计 | 6.0 GHz、超高动态范围、差分放大器 |
| ADL5567 | 推荐用于新设计 |
4.8 GHz超高动态范围双通道差分放大器 |
| ADL5566 | 推荐用于新设计 | 4.5 GHz 超高动态范围双通道差分放大器 |
| 可变增益放大器(VGA) 2 | ||
| ADA4961 | 推荐用于新设计 |
低失真3.2 GHz RF DGA |
| ADL5205 | 推荐用于新设计 |
ADL5205 35 dB范围、1 dB步长可编程VGA |
| 扇出缓冲器和分路器 1 | ||
| LTC6955 | 最后购买期限 | 超低抖动 7.5GHz 11 输出扇出缓冲器系列 |
| 时钟IC 5 | ||
| HMC7044 | 推荐用于新设计 | 带JESD204B接口的高性能、3.2 GHz、14路输出抖动衰减器 |
| LTC6952 | 最后购买期限 | 具有 11 个输出并支持 JESD204B / JESD204C 协议的超低抖动、4.5GHz PLL |
| LTC6951 | 最后购买期限 | 具集成型 VCO 的超低抖动、多输出时钟合成器 |
| LTC6953 | 最后购买期限 | 具有 11 个输出并支持 JESD204B/JESD204C 协议的超低抖动、4.5GHz 时钟分配器 |
| HMC7043 | 推荐用于新设计 |
高性能、3.2 GHz、14输出扇出缓冲器 |
工具及仿真模型
Virtual Eval - BETA
Virtual Eval是一款网络应用程序,可帮助设计人员评估ADC和DAC产品。 利用ADI公司服务器上的详细模型,Virtual Eval在几秒内可仿真关键部件的性能特征。 对工作条件(如输入音和外部抖动)以及器件特性(如增益或数字下变频)进行配置。 性能特征包括噪声、失真和分辨率、FFT、时序图、频率响应图等。
打开工具ADC Companion Transport Layer RTL Code Generator Tool
This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.
打开工具Visual Analog
对于正在选择或评估高速ADC的设计工程师,VisualAnalog™是一个将一组功能强大的仿真和数据分析工具与一个用户友好的图形界面集成在一起的软件包。
打开工具ADIsimRF
ADIsimRF是一款简单易用的RF信号链计算工具。可以计算和导出多达50级的信号链级联增益、噪声、失真和功耗并绘制其曲线。ADIsimRF还包括丰富的ADI射频和混合信号元件的器件模型数据库。
打开工具AD9625 MATLAB ADIsimADC
打开工具评估套件
最新评论
需要发起讨论吗? 没有关于 AD9625的相关讨论?是否需要发起讨论?
在EngineerZone®上发起讨论