AN-742: スイッチド・キャパシタADC の周波数領域応答

はじめに

スイッチド・キャパシタ・フロント・エンドを持つバッファなしA/D コンバータ(ADC)の周波数応答を知ることは、これらのタイプのパイプラインADC とのインターフェイスを設計する方法を理解するための重要な第一歩です。高周波数のインターフェイスを設計する場合は、アクティブ、パッシブ、DC 結合、AC 結合といったタイプの別を問わず、ADCが示す特性入力インピーダンスを事前に見極めておく必要があります。

このアプリケーション・ノートでは、ネットワーク・アナライザで測定した値を使って、高周波数範囲における入力応答をより良く理解するための方法を示します。この方法を使用すれば、スイッチド・キャパシタ入力を持つバッファなしコンバータとの、より効果的なインターフェイスを設計することができます。すべての測定とモデルの計算は、32 ピン・リード・フレーム・チップ・スケール・パッケージ(LFCSP)のAD9236 を使って行いました。

コンバータの内部サンプル&ホールド・アンプ(SHA)回路は、主に入力スイッチ、入力サンプリング・コンデンサ、サンプリング・スイッチ、およびアンプで構成されています。図1 に示すように、入力スイッチはドライバ回路と入力コンデンサのインターフェイスを構成します。入力スイッチがオン(トラック・モード)のときは、ドライバ回路が入力コンデンサを駆動します。入力は、このモードの終了時に入力コンデンサにサンプリング(キャプチャ)されます。入力スイッチがオフ(ホールド・モード)のときは、ドライバが入力コンデンサから分離されます。コンバータのトラック・モードとホールド・モードの時間の長さは、ほぼ同じです。

図1. バッファなしコンバータの入力フロント・エンド・モデル

図1. バッファなしコンバータの入力フロント・エンド・モデル

バッファなし(スイッチド・キャパシタ)コンバータに関わるインターフェイスの問題には、2 つの側面があります。すなわち、このアプリケーション・ノートで扱う周波数領域応答と、時間領域応答です。最初の問題は、SHA がトラック・モードのときの入力インピーダンスとホールド・モードのときの入力インピーダンスが異なることです。このトラック・モードとホールド・モードにおける入力インピーダンスの変化によって、高中間周波数(IF)設計では、コンバータ入力とフロント・エンド回路の正確なインピーダンス・マッチングが難しくなります。コンバータはトラック・モードでのみ入力信号をサンプリングするので、入力インピーダンスのマッチングはこのモードで行う必要があります。入力インピーダンスの周波数依存性は、主に、サンプリング・コンデンサと信号経路の寄生容量に支配されます。入力インピーダンスが周波数に依存するという点を理解しておくことは、正確なインピーダンス・マッチングを行う助けとなります。AD9236 から得られた測定結果を見れば、広い入力周波数範囲にわたる入力インピーダンスの特性が分かります。トラック・モードでAD9236とインターフェイスを取る方法を、「」のセクションに示します。

2 つ目の問題は時間領域に関わるもので、内部スイッチド・キャパシタ・フロント・エンドがデバイス回路へのキックバックを発生させることです。この問題はコンバータが1 つのモードから他方のモードへ切り替わって、入力コンデンサの充電が前のサンプルから現在のサンプルへ変わるときに生じます。したがって、コンバータの入力に生じる電流グリッチは3 つの要素に依存します。すなわち、前のサンプルと現在のサンプルの差、入力サンプリング・コンデンサの値、および信号パス内にあるすべての抵抗の合計値です。この合計抵抗値は、信号パス内にあるスイッチのオン抵抗と、同じく信号パス内のすべての直列抵抗とで構成されます。

時間領域

時間領域でアナログ入力ピンに現れる電流グリッチの例を図2と図3 に示します。図4 は、周波数領域における回路全体の電流グリッチの内容で、これはトランス結合回路の1 次側におけるものです。

 

図2. アナログ入力ピンのシングルエンド(+AIN または−AIN)時間領域測定

図2. アナログ入力ピンのシングルエンド(+AIN または−AIN)時間領域測定

図3. アナログ入力ピンの差動(+AIN または−AIN)時間領域測定

図3. アナログ入力ピンの差動(+AIN または−AIN)時間領域測定

図4. 回路全体の周波数領域測定

図4. 回路全体の周波数領域測定

ドライバが直線応答しているときに電流グリッチの非直線部分によって入力サンプルが破損した場合は、得られるサンプル信号に歪みが生じます。したがって、コンバータの性能を維持するには、1/2 クロック・サイクル以内に電流グリッチをセトリングさせられるような入力回路(つまりトランスまたはアンプのドライバ)を設計することが極めて重要です。

方法

コンバータの周波数応答を理解するために、ネットワーク・アナライザを使ってAD9236 の内部フロント・エンドを正確に測定しました。入力配線パターンをできるだけ短くすると共に、ボードの寄生容量を最小限に抑えるために、ここではAD9236評価用ボードを再設計して特別なボードを作成しました。この評価用ボードは公称電源電圧にバイアスされ、1MSPS でクロックされます。

図5 に、トラック・モードでネットワーク・アナライザをサンプリングするために使用するタイミング・セットアップを示します。コンバータの入力セトリングとネットワーク・アナライザのキャプチャ遅延に対する余裕を見るために、デューティ・サイクルは90%に設定されています。ホールド・モードの測定にも同じセットアップを使用しましたが、図6 のようにクロックを反転させている点が異なります。

図5. タイミング図のセットアップ – トラック・モード

図5. タイミング図のセットアップ – トラック・モード

図6. タイミング図のセットアップ – ホールド・モード

図6. タイミング図のセットアップ – ホールド・モード

測定セットアップを図7 に示します。ネットワーク・アナライザは、300kHz から1GHz までの周波数範囲で1601 ポイントをキャプチャするように設定しました。マッチングされたケーブルと2 チャンネル・パルス・ジェネレータを使用して、評価用ボードとネットワーク・アナライザの外部トリガを同時にストローブしています。更に、電源を接続してコンバータを正しくバイアスし、各アナログ入力に1.5V(AVDD/2)の同相電圧を加えました。

図7. コンバータの入力インピーダンス測定のセットアップ

図7. コンバータの入力インピーダンス測定のセットアップ

測定は評価用ボード上とエラー・ボード上で行いました。エラー・ボードは評価用ボードの一部で、AC 結合コンデンサから見た配線パターンの寄生容量が評価ボードと同じになっており、アナログ入力に同相電圧を生成する同相抵抗分圧器が組み込まれています。エラー・ボードのデータはこれらの発生源から生じる誤差を取り出すために使われ、ADC の入力構造を他から切り離して測定できるようにします(式1 を参照)。

数式1

測定

測定はシングルエンド形式で行いました。ネットワーク・アナライザの能力が限られているので、一般的な方法を使ってこれらの測定値をシングルエンドから差動に変換しています。次の式は、ネットワーク・アナライザから得られるLogMag 散乱パラメータ(S パラメータ)S11、S12、S21、S22 を使って、シングルエンドの測定値を差動に変換します。

数式2

差動インピーダンスは、式2 を更に一歩進めることで、式3 に示すように導くことができます。式3 は、直列タイプの測定から、等価並列の実数および虚数インピーダンス(ZDIFF)回路を生成します。

数式3

Agilent Technologies のソフトウェア・シミュレーション・パッケージAdvanced Design System(ADS)を使用し、データをネットワーク・アナライザからエクスポートして差動に変換し、更に同相成分誤差を減算しました(図8 参照)。

図8. ADS 構成のセットアップ

図8. ADS 構成のセットアップ

結果

これらの計算の結果は、トラック・モードとホールド・モード両方の実数成分と虚数成分を示しています。内部サンプリング回路の実数インピーダンスをΩ で表した値を図9 の左側に、虚数インピーダンスあるいは容量性インピーダンスをpF で表した値を図9 の右側に示します。

図9. 差動入力インピーダンスとアナログ入力周波数の関係

図9. 差動入力インピーダンスとアナログ入力周波数の関係

トラック・モード(低周波数時)では、Ω で表した内部サンプリング回路の実数成分が高インピーダンスとなり、200MHz で約700Ω にセトリングしています。図1 のコンバータ入力モデルで考えると、トラック・モードの入力インピーダンスは、トランジスタを直並列組み合わせにした場合の等価抵抗にほぼ等しくなります。F で表した内部サンプリング回路の虚数成分は、200MHz の4pF から始まり、1GHz で1.5pF にロールオフしています。トラック・モード時の入力段は寄生容量トランジスタの直列並列組み合わせの合計なので、これらの値は予想可能です。ホールド・モードでは、Ω で表した内部サンプリング回路の実数成分がはるかに高くなりますが、1GHz で約570Ω まで低下します。しかし、F で表した内部サンプリング回路の虚数成分は、ESD やパッケージの寄生容量から予想されるように、全測定範囲を通じて急速に1pF 以下に低下します。これらのパッケージ寄生容量は、(図1 に示すように)オープン・サーキットに似た入力構造によるものです。

図10 は図9 の一部を拡大したもので、使用可能なインピーダンス・マッチング範囲を示しています。

図10. 差動入力インピーダンスとアナログ入力周波数の関係(拡大)

図10. 差動入力インピーダンスとアナログ入力周波数の関係(拡大)

このセクションでは、測定結果に基づき、トランス結合入力を使ってAD9236 とのインターフェイスを構成する方法の例を示します。アナログ入力周波数が120MHz の場合、トラック・モードでのAD9236 は、1.57kΩ の差動抵抗と4.1pF のコンデンサの組み合わせに似た動作をします。入力インピーダンスが50Ωに設計されている場合の実施例を図11 に示します。

図11. インピーダンス・マッチングの例

図11. インピーダンス・マッチングの例

スイッチド・キャパシタADC の入力インターフェイス回路を設計する際に、この回路トポロジを使用することで得られるその他の利点としては、マッチングされた差動入力終端を使用することで歪み積を低く保てることと、スイッチング・トランジェントに対する同相モード除去比が高いこと(2 つの33Ω 直列抵抗に注意)が挙げられます。更に、コンデンサの値は個々のアプリケーションに要求される帯域量に基づいて決定されます。この例では、コンバータで発生する広帯域折り返しノイズを減らすために2pF を選択しました。

重要なのは、高IF で設計するときは入力ができるだけ実数となるように設計することです。入力は容量性インピーダンスに支配されるので、目標は、マッチングさせる誘導項を見つけて虚数インピーダンスと相殺することです。この作業を完了するために必要な、複素項を使った計算式を以下に示します。

数式4

ここで、
XC1 は4.1pF のインピーダンス、つまり1/(2 × π × 120MHz ×4.1pF)、
pはピコ、つまり10 × 10−12
Mはメガ、つまり10 × 106
XC2 は2.0pF のインピーダンス、つまり1/(2 × π × 120MHz ×2pF)、
k はキロ、つまり10 × 103 です。

XL = 213Ω に設定して120MHz 時のインダクタンス(L)を求めると、L は283nH に等しくなります。

L を求めたら、このL 値を等しい値に分割し、図11 に示すようにトランスの2 次側にある33Ω の抵抗と直列にしてインダクタを配置します。ただし、33Ω の値は設計に使用されるコンバータによって異なります。最適なスプリアス特性を得るには、AD9236 データシートに記載されている推奨値を参照してください。

トランスの2 次側における最終的なインピーダンスを求めるには、すべての成分を加算します。L を加えて容量項と相殺し、入力を実数とするのを忘れないようにしてください。

数式5

トランスのインピーダンス比は1:1 です。したがって、トランスの1 次側インピーダンスは95Ω で、105Ω の抵抗と並列になります。更にこれら2 つの並列抵抗を計算すると、50Ω の終端抵抗となります(95 || 105 = 50Ω)。

この例が示すように、コンバータの内部サンプリング回路のSパラメータを使用できれば、より正確に前段のフィルタまたはアンプの負荷終端の値を予想できます。これらのS パラメータを使用すれば、設計者は、パス・バンドのゲインとロールオフに変動をもたらす負荷ミスマッチを最小限に抑えることができます。結局、ノイズや歪みを発生させてコンバータ本来の性能を低下させるのは、これらのタイプの変動です。

フィルタ応答の例を図12 に示します(図は誇張されています)。負荷終端が変化すると、フィルタの周波数応答も変化します。この簡単な図を見れば、ここから更に補償を行うことなくフロント・エンド・インターフェイスを設計すると、どのような結果となるかが理解できると思います。

図12. 負荷変動によるフィルタ応答の変化

図12. 負荷変動によるフィルタ応答の変化

まとめ

このアプリケーション・ノートでは、バッファなしのスイッチド・キャパシタ・パイプライン・コンバータの内部フロント・エンドについて、ある程度の背景を説明しました。このタイプのコンバータを高いIF 周波数(>70MHz)で使用する場合に入力インターフェイスを設計する方法の例を示すと共に、トラック&ホールド回路の変動する入力インピーダンスを測定する方法も紹介しました。トラック・モードのフロント・エンド設計時にはインピーダンス・マッチングを忘れないようにし、中心IF 周波数帯域に合わせて設計を行う必要があります。

コンバータを70MHz 以下(ベースバンド)で使用する場合は、簡単なローパス・フィルタで十分です。バッファなしコンバータ使用時にその最大限の性能を得るためにフロント・エンド・インターフェイスのマッチングを行うことは、低周波数の場合はそれほど重要ではありません。

ここで紹介したデータと例はLFCSP パッケージのAD9236 を使用した場合のものですが、スイッチド・キャパシタADC ファミリの一般的な動作を示すものでもあります。その他のバッファなしスイッチド・キャパシタ・デバイスには、AD9204AD9212AD9215AD9219AD9222AD9228AD9233AD9235AD9236AD9237AD9238AD9244AD9245AD9246AD9248AD9251AD9252AD9258AD9268、およびAD9287 があります。

コンバータのS パラメータ

S パラメータ・データはwww.analog.com から入手できます。AD9236 などの製品ページを表示して、直列と並列、実数と虚数両方のデータ値を含むスプレッドシートをダウンロードしてください。これらの値は表形式になっており、周波数に対してプロットされています。

参考資料

Advanced Design System (ADS) Software. Agilent Technologies, 2003.

ENA Series RF Network Analyzers. Installation and Quick Start Guide,Seventh Edition. Agilent Technologies, 2007.

Keysight 8753C Network Analyzer. Keysight Technologies, 1989.

Kester, Walt. The Data Conversion Handbook. Analog Devices, Inc.,2005. 

著者

Rob Reeder

Rob Reeder

Rob Reeder は、1998年以降、米国ノースカロライナ州グリーンズボロにあるアナログ・デバイセズの高速コンバータ/RFグループで上級コンバータ・アプリケーション・エンジニアとして働いています。これまでに、さまざまなアプリケーションのためのコンバータ・インターフェイス、コンバータ・テスト、アナログ・シグナル・チェーン・デザインに関する多数の記事を執筆しています。また、航空宇宙および防衛グループのアプリケーション・エンジニアであり、5年間にわたってさまざまなレーダー、EW、および計装アプリケーションに注力していました。これまでには、高速コンバータ製品を9年間担当していました。それ以外にも、アナログ・デバイセズのMultichip Products グループのテスト開発とアナログ設計エンジニアリングも担当していました。そこでは、宇宙、軍事、および高信頼アプリケーションのアナログ信号チェーンモジュールを5年間設計しました。 イリノイ州デカルブの北イリノイ大学で1996年にBSEE(電気工学士)、1998 年にMSEE(電気工学修士)を取得しています。余暇には、音楽のミキシング、美術を楽しむほか、2人の息子とバスケットボールをしたりします。