フェーズ・ロック・ループ（PLL）シンセサイザ & トランスレーション・ループ
業界をリードするアナログ・デバイセズのフェーズ・ロック・ループ（PLL）シンセサイザ・ファミリーは、高性能、低ジッタのクロック生成および分配デバイスで構成されています。この広範な PLL ファミリーには、高データ・レート、低ジッタのクロック・アプリケーション向けに最適化された 100 以上の製品がありますが、その数はさらに拡大していいます。同期、クロック分配、位相ノイズ性能が求められるクロッキング・アプリケーション向けの PLL、PLL/VCO、分配チップを提供しています。アナログ・デバイセズは、業界をリードする PLL を内蔵した回路製品の設計およびテストに関して 25 年以上の実績があります。業界で最も広範な PLL 製品によって、お客様のほぼすべての PLL のニーズに対応できます。
サブカテゴリー
製品セレクション・テーブル
ADIsimPLL™アナログ設計ツール
ADIsimPLLはフェーズ・ロック・ループ（PLL）回路の設計および評価ツールであり、RFシステムの評価、設計、トラブルシューティングに役立ちます。このツールは、アナログ・デバイセズのPLLシンセサイザ・ファミリを使用しています。
最新情報
技術記事
- New Integrated Hardened DSP on DAC/ADC ICs Improves Wideband Multichannel Systems
-
RFシグナル・チェーンに関する論考――特性と性能指標
アナログ・ダイアログ
- Why a Fully Integrated Translation Loop Device Achieves the Best Phase Noise Performance
- マルチチップ同期機能を活用し、広帯域対応のDAC/ADCをデタミニスティックな位相で起動する
- 周波数合成の革命と進化：性能の向上、サイズの小型化、設計サイクルの簡略化にPLL/VCO技術が果たした役割
ウェブキャスト
- Multi-Channel System Improvements Using Hardened DSP in Digitizer ICs
- Latest Developments in Analog Devices PLL Portfolio
- Explaining Phase Noise
- Fundamentals of Frequency Synthesis, Part 1: Phased Locked Loops
- Fundamentals of Clocks
アプリケーション・ノート
ビデオ
- フェーズド・アレイ・レーダー／EW向けのプロトタイピング用プラットフォーム、16チャンネルの送受信とL/Sバンドに対応
- ミリ波に対応する送信用シグナル・チェーン、計測器グレードの高い性能を実現
- X-Microwaveのモジュラー型ドロップイン・コンポーネント、アナログ・デバイセズの製品を搭載
- LiDAR向けのモジュール式プロトタイピング用プラットフォーム、市場投入までの期間を短縮
- RF向けA/Dコンバータと高速クロック
チュートリアル
技術誌・書籍
FAQ
- プリスケーラの分周数の切り替えは？
- デジタルロックとアナログロックの違いとは？
- MUXOUTのN出力が正しく出てこない
- ADF4001のレジスタを設定する順番は？
- 電源OFF時にチャージポンプ電圧がかかっても大丈夫でしょうか
リファレンス設計
- CN0228: Single Supply Powers a 28 V, High Voltage Phase-Locked Loop (PLL) Synthesizer PDF
- CN0320: An IQ Demodulator-Based IF-to-Baseband Receiver with IF and Baseband Variable Gain and Programmable Baseband Filtering PDF
- CN-0239: グルーレスなローカル発振器インターフェースを内蔵した広帯域6GHzアクティブ・ミキサー (Rev. 0) PDF
- CN0285: 高帯域、低エラーベクトル振幅（EVM）、ダイレクト・コンバージョン送信器 PDF
- CN0294: 低ジッタのLVPECLファンアウト・バッファによるクロック源からの出力数の増加 PDF