概览

设计资源

设计与集成文件

  • 原理图
  • 物料清单
  • Gerber 文件
  • Allegro 文件
  • 装配图
下载设计文件 3338 kB

评估硬件

产品型号带"Z"表示符合RoHS标准。评估此电路需要下列选中的电路板

  • AD9122-M5375-EBZ ($582.62) Circuit Evaluation board designed to evaluate CN0205.
查询库存和在线购买

器件驱动器

软件(如C代码和/或FPGA代码等)用于与元件的数字接口通信。

AD9122 GitHub Linux Driver Source Code

AD9122参考代码

优势和特点

  • 高速DAC至IQ调制器的接口
  • 要求零IF频率
  • 双通道DAC提供电平转换的常用偏置功能

电路功能与优势

本电路在双通道高速TxDAC数模转换器 AD9122 与宽带I/Q调制器ADL5375-05之间提供一个简单灵活的接口。由于DAC输出与ADL5375-05I/Q调制器输入具有相同的0.5 V偏置电平,因此无需使用任何有源或无源电平转换电路。该直流耦合的接口有利于DAC补偿I/Q调制器的本振(LO)泄漏。

AD9122 DAC的1.2 GSPS采样速率和ADL5375-05调制器I/Q输入的宽带宽,确保零中频(ZIF)和复中频(CIF)架构均能得到支持。除了滤除奈奎斯特镜像以外,基带滤波器还能出色地抑制差模和共模DAC杂散。

电路描述

图1和图2所示的电路和评估板采用AD9122 TxDAC和ADL5375-05宽带发射调制器。该接口电路中的信号偏置和调整分别由4个以地为基准的电阻(RBIP、RBIN、RBQP、RBQN)和2个并联电阻(RSLI、RSLQ)控制。

Interface Between the AD9122 and ADL5375-05
图1. AD9122与ADL5375-05之间的接口,利用50 Ω接地电阻为ADL5375-05基带输入提供500 mV直流偏置电压(原理示意图)

 

AD9122-M5375-EBZ Evaluation Board for Circuit Implementation
图2. 用于实现电路的AD9122-M5375-EBZ评估板

 

DAC的满量程输出电流(IFS)可以在10 mA到30 mA范围内编程,标称默认值为20 mA。在该配置中,4个以地为基准的50 Ω电阻(RB=RBIP = RBIN = RBQP = RBQN)上的DAC输出摆幅均为0 mA至20 mA,这样就实现了500 mV直流偏置电平,以及各输出对上的2 V p-p差分满量程电压摆幅(空载)。该2 V p-p电压摆幅可以通过RL (RL = RSLI = RSLQ) 并联电阻进行调整,而不会影响500 mV偏置电平。因此,I/Q调制器输入的差分峰峰值摆幅由下式给出:

CN0205 equation 1

注意,计算此信号电平时,可以忽略ADL5375的相对较高的差分输入阻抗(通常大于60 kΩ)。图3所示为使用50 Ω偏置设置电阻时,峰峰值电压摆幅与RL之间的关系。

ADL5375-05与AD9122的动态范围和增益匹配良好。因此,器件之间无需任何有源增益。I/Q调制器驱动电平可以根据需要,通过调整RL的值进行精调,如上所述。对于大多数应用,建议使用100 Ω的RL值,此时满量程信号电平为1 V p-p(0 dBFS时的DAC输出)。

Peak-to-Peak Differential Swing and the Swing Limiting Resistor (RL)
图3. 使用50 Ω偏置设置电阻时,峰峰值差分摆幅与限幅电阻(RL)之间的关系

 

基带滤波

AD9122与ADL5375之间必须插入一个滤波器,以便消除来自DAC的奈奎斯特镜像、杂散和宽带噪声。应将该滤波器放置在直流偏置设置电阻与交流限幅电阻之间,这样,直流偏置设置电阻(图4中的RB)和信号调整电阻(图4中的RL)就能方便地设置滤波器设计的源电阻和负载电阻。

图4所示为一个三阶贝塞尔低通滤波器,−3 dB带宽为10 MHz。该滤波器的输入和输出阻抗匹配,因此滤波器设计非常轻松,并且可获得更好的通带平坦度,支持宽带宽滤波器设计。本例中,所选的并联电阻为100 Ω,产生1 V p-p差分的交流摆幅。该滤波器的频率响应曲线如图5所示。

DAC Modulator Interface with 10 MHz Third-Order, Bessel Filter
图4. DAC调制器与10 MHz三阶贝塞尔滤波器接口

 

Frequency Response for DAC Modulator Interface with 10 MHz Third-Order Bessel Filter
图5. DAC调制器与10 MHz三阶贝塞尔滤波器接口的频率响应

 

复中频(CIF)应用的滤波

图6所示为ADL5375基带I和Q输入的频率响应。该器件具有很宽且平坦的频率响应(−3 dB点为750 MHz),因此它非常适合DAC输出信号已经过数字上变频的复中频(CIF)应用。在复中频应用中,仍然需要低通奈奎斯特滤波器,主要原因是它可以保持从DAC输出到调制器输入的直流偏置电平。

推荐使用图7所示的滤波器拓扑结构,它是一个五阶巴特沃兹滤波器,转折频率为300 MHz。一个纯差分滤波器可以抑制来自DAC的差模镜像、杂散和噪声。使用两个公共连接接地的电容(图7中的C2和C4)将一部分共模电流分流到地,可以获得优于纯差分滤波器的高频信号共模抑制性能。

此滤波器的仿真和实测响应分别如图8和图9所示。实测平坦度为±0.6 dB(DC至250 MHz)和±0.4 dB(125 MHz至250 MHz),该数据是在AD9122反sinc功能启用情况下获得的。采用这种配置,在有和无图7所示中频滤波器这两种情况下,对2 × FDAC共模杂散的共模抑制性能与共模频率的关系如图10所示。

Baseband (BB) Frequency Response of ADL5375-05
图6. ADL5375-05的基带(BB)频率响应

 

Recommended DAC Modulator Interface topology
图7. 推荐的DAC调制器与300 MHz转折频率、五阶巴特沃兹滤波器的接口拓扑结构

 

Frequency Response for DAC Modulator Interface
图8. DAC调制器与300 MHz五阶巴特沃兹滤波器接口的频率响应(仿真)

 

Measured Frequency Response for DAC Modulator Interface
图9. DAC调制器与300 MHz五阶巴特沃兹滤波器接口的频率响应(实测)

 

Measured Common-Mode Rejection Performance at ADL5375-05 RF output
图10. 有和无滤波器两种情况下,ADL5375-05 RF输出端的实测共模抑制性能

 

Spreadsheet to Calculate Modulator Output Power
图11. 用于计算调制器输出功率的电子表格

 

计算AD9122和ADL5375的输出功率

除偏置设置和信号调整电阻外,ADL5375的输出功率水平还与DAC的数字倒退水平(dBFS)、信号的峰均比、DAC的满量程电流、奈奎斯特滤波器的插入损耗和I/Q调制器的电压增益有关。图11所示的电子表格可以用来计算输出功率。

该电子表格可以从以下URL下载:www.analog.com/CN0205-PowerCalculator


转换电平以驱动ADL5375-15

ADL5375-15需要1500 mV的直流偏置电平。除偏置电平不同外,ADL5375-05与ADL5375-15在其它方面完全一致。若要从AD9122驱动ADL5375-15,必须使用一个无源或有源电平转换网络。图12所示的无源电平转换网络使用4个串联电阻和4个上拉电阻,以便在ADL5375-15输入端实现1500 mV的偏置电平。该无源电平转换网络会导致信号电平发生大约2 dB的损耗。

有源电平转换电路则要使用一个双通道差分放大器,如ADA4938-2,将1500 mV电压接VOCM引脚便可设置输出直流偏置电平。然而,采用这种方法时,接口带宽要受到运算放大器的限制。

Passive Level-Shifting Network For Biasing ADL5375-15
图12. 用于从AD9122 TxDAC偏置ADL5375-15的无源电平转换网络

 

如上所述,需要在AD9122与ADL5375-15之间放入一个滤波器。该LC滤波器可以位于DAC端接电阻(图13中的R1)与交流限幅电阻(图13中的R4)之间的任何地方。但是,图13所示的电路允许灵活设计电平转换电路,R2损耗较低,调制器的驱动电平较高。它还允许滤波器的源阻抗与负载阻抗匹配。推荐使用图13所示的带滤波器的无源电平转换网络。

Recommended Passive Level-Shifting Network with LC Filter

图13. 推荐使用的带LC滤波器的无源电平转换网络

 

滤波器的差分源阻抗和负载阻抗分别为:

2 × (R1 + R2) 和
2 × {R3||(R4/2)}

DAC获得的单端阻抗为:

R1||{R2+R3||(R4/2)}

R4充当DAC的交流负载。DAC输出端的差分交流摆幅为:

2 × IFS × R1||{R2+R3||(R4/2)}

调制器输入端的差分交流摆幅为:

2 × {R3||(R4/2)}÷{R2+(R3||(R4/2)}

乘以DAC输出端的差分交流摆幅。

Spreadsheet for the Level Shifting Circuit
图14. 用于电平转换电路的电子表格

 

LC滤波器应靠近DAC放置,使回路电流路径较短。5 V偏置电源(V1)应靠近调制器,因为调制器也使用该电源。当R1、R2、R3、R4分别为34 Ω、218 Ω、760 Ω、750 Ω时,AD9122 DAC输出端的500 mV直流偏置电压与ADL5375-15的1500 mV直流偏置电压匹配。实际上,图13中A点的电压不必是500 mV,但它会使交流摆幅有一定的灵活性,而不会超过DAC输出的顺从电压。DAC负载为31.7 Ω。滤波器的输入和输出阻抗分别为504 Ω和502 Ω。R2引起的衰减,即R2在DAC输出端与调制器输入端之间造成的压降,由R2和R3||(R4/2)共同设置,约为5.4 dB。

要计算A点和B点(图13)的直流偏置电平和交流摆幅、R2引起的衰减、滤波器的源/负载阻抗,可以使用下面的电子表格。该电子表格可以从以下URL下载: www.analog.com/CN0205-LevelShifter

也可以使用ADIsimRF工具来计算DAC和调制器的功率水平,该工具可以从www.analog.com/ADIsimRF下载。


布局布线建议

应特别注意DAC/调制器接口的布局布线。下面是一些建议。图15显示了一个遵循这些建议的顶层布局图。 

  • 使所有I/Q差分走线长度保持良好的匹配。
  • 滤波器端接电阻尽可能靠近调制器输入端放置。
  • DAC输出50 Ω电阻尽可能靠近DAC放置。
  • 加宽经过滤波器网络的走线以降低信号损耗。
  • 在所有DAC输出走线、滤波器网络、调制器输出走线和LO输入走线周围设置过孔。
  • 将LO和调制器输出走线布设在不同的层上或彼此成90°角,防止耦合。

General Layout Recommendations
图15. 一般布局布线建议

 

Test Setup Functional Block Diagram
图16. 测试设置功能框图

 

欲进一步了解有关正确布局布线的更多信息,请查看设计支持包www.analog.com/CN0205-DesignSupport中的AD9122-M5375-EBZ布局文件。

常见变化

本电路笔记所述的接口可以用在任何设置为20 mA满量程电流的TxDAC数模转换器 (AD9779AAD9788AD9125 AD9148) 与需要0.5 V基带直流偏置电平的 ADL5370 ADL5371/ADL5372 ADL5373 ADL5374 ADL5385 ADL5386等系列I/Q调制器之间。

通过选择适当的ADC端接电阻对偏置电平进行一些调整,该接口也可以用于低电流调制器AD8345/AD8349

电路评估与测试

下面详细说明如何执行共模测试(结果如图10所示)。测试设置灵活,也可以执行本电路笔记所示的其它测量。


设备要求(可以用同等设备代替)

  • DPG:ADI公司数字码发生器
  • 时钟信号发生器:Agilent E4437B
  • LO信号发生器:Agilent 8665B
  • 频谱分析仪:Agilent E4440A
  • 电源:Agilent E3631A


设置与测试

  1. 按照图16所示连接设置和测量系统。
  2. 将电源电压设置为+5 V。
  3. 将FDAC的信号发生器设置为368.64 MHz @ 5 dBm,将LO的信号发生器设置为2140 MHz @ 0 dBm。
  4. 接通电源和信号发生器。将频谱分析仪设置为2 × FDAC MHz、1 MHz范围。
  5. 按照图17所示,通过USB接口和AD9122/AD9125 SPI控制软件设置AD9122,然后运行。参考AD9122评估板快速入门指南(www.analog.com-CN0205-DesignSupport)。
    • 插值(图17中的“1”): 1×
    • 精调制(图17中的“2”):开
    • 数据速率(图17中的“3”):同FDAC频率
    • NCO频率(图17中的“4”):173.32 MHz
  6. 设置DPG(参考AD9122评估板快速入门指南)
    • 确保DCO频率(图18中的“1”)接近FDAC频率。
    • 将采样速率(图18中的“2”)设置为与FDAC频率相同,并在所需频率设置1 MHz范围。
    • 按照图18所示设置“3”和“4”。
    • 点击图18中“1”处的按钮,下载I和Q矢量。
  7. 测量2 × FDAC时的共模噪声电平。
  8. 更改FDAC
  9. 测量2 × FDAC(新值)时的共模噪声电平。
  10. 重复第8步和第9步。

SPI Control User Interface Setup for Data Clock and NCO Control
图17. SPI控制软件用户界面:设置数据时钟和NCO控制

 

Setting up the DPG Using the DPG Downloader Software
图18. 使用DPG下载器软件设置DPG