LT3077

EVAL-LT3077-AZ 评估板采用了 LT3077，这是一种 3 A、超低噪声、高电源电压抑制比 (PSRR)、85 mV 压差超快线性稳压器。V_IN电源的输入电压 (V_IN ) 范围为 0.6 V 至 5.5 V。有跳线可设置 3 位三级代码，该代码确定输出电压 (V_OUT) 处于预编程水平，范围从 0.5 V 到 4.2 V。最大输出电流为 3 A。EVAL-LT3077-AZ 需要外部 BIAS 电压 (V_BIAS) ，该电压至少比 V_OUT 高 1.2 V，且介于 2.375 V 和 5.5 V 之间。

EVAL-LT3077-AZ 的 LT3077 只需要很少的外部元件，因此简化了电路设计。可选择的外部元件和精心设计的印刷电路板 (PCB) 有助于优化噪声、PSRR、负载瞬态响应和 V_OUT 调节性能。LT3077 需要电容器作为内部基准、电源输入、BIASF 引脚和电源输出。内部基准电压源通过一个 16 V、0805 大小、4.7 μF 电容旁路来降低输出噪声，并对软启动进行编程。相比其他同类电容器，更大的电容器尺寸和更高的额定电压可以降低 1/f 噪声。选择 22 μF 电容用于电路输出旨在实现高频 PSRR 性能，同时尽可能减少负载瞬态期间的 V_OUT 偏差。

LT3077 中用于旁路 V_IN 电源的电容以及相应的 V_IN PCB 布局都会影响 PSRR 性能（参见优化 PSRR 性能：PCB 布局输入走线部分了解更多信息）。EVAL-LT3077-AZ 使用 47 μF 电容器将 V_IN 电源去耦。较小的 V_IN 电容可以改善高频下的 PSRR（有关 V_IN 所需的最小电容值，请参阅 LT3077 数据表）。请注意，大容量 220 μF 钽聚合物电容器可进一步降低负载瞬变期间的 V_IN 变化，并降低可能由感应输入电源线引起的输入电压振铃。PCB 具有适用于微缩版本 A (SMA) 连接器的尺寸，如果需要，可将屏蔽 V_IN 电源连接至 PCB 端子。

EVAL-LT3077-AZ 使用 2.2 μF 电容器而不是 V_BIAS 电源输入来绕过 BIASF 引脚。由于 LT3077 内部电阻将 BIASF 引脚与 VBIAS 隔离，所以，绕过 BIASF 时，PSRR 的降低幅度比绕过 V_BIAS 时更小。否则，V_IN 和 V_BIAS 旁路电容对 PSRR 的影响是类似的。EVAL-LT3077-AZ 具有电阻，允许电流限制跳线选择 1.5 A 或 3.72 A 的输出电流限制。电流限制跳线还可以通过将 ILIM 引脚短接至地来禁用外部电流限制编程。

EVAL-LT3077-AZ 上有一个电源跳线 (JP1)，可以将 EN 引脚连接到 V_BIAS 以打开输出，或连接到地以禁用输出。评估板上有一个 PG 端子，该端子可通过一个 51 kΩ 电阻器上拉至 V_BIAS，并且可通过开漏的负通道金属氧化物半导体 (NMOS) PG 引脚输出进行下拉，从而指示稳压器输出状态和其他故障模式。

香蕉插孔可将 V_IN 和 V_OUT 连接电压降至最低。Bayonet Neill-Concelman (BNC) 连接器可为电源 V_IN、V_BIAS、和 V_OUT 提供低噪声连接。EVAL-LT3077-AZ PCB 设计采用分离电容器技术，将 REF 电容器的接地端子开尔文连接到输出电容器的接地端子，并将 SENSE 引脚开尔文连接到输出电容器的正极端。VO+、VO- 和 VI+ 端子开尔文连接到 V_IN 和 V_OUT 是观察输出电压调节和电压差性能的最佳位置。评估板上有 BIASF 和 REF 电压的测试点。

EVAL-LT3077-AZ 在原理图上有标明占位符的可选 DNI 组件，可以方便地添加电容（见图 8）。

有关 LT3077 的完整详细信息，请参阅 LT3077 数据表，使用 EVAL-LT3077-AZ 评估板时必须参阅该数据表和本用户指南。

EVAL-LT3077-AZ 的 LT3077 采用 18 引线 (3mm × 3mm) LFCSP-RT 封装。恰当的电路板布局对于最大化热性能而言至关重要。

设计文件可在 EVAL-LT3077-AZ 评估板页面上找到。