DS21554

不推荐用于新设计

3.3V/5V、E1单芯片收发器(SCT)

产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许,也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。

Viewing:

产品详情

  • 完整的E1 (CEPT) PCM-30/ISDN-PRI收发器功能
  • 片上远程和短程线路接口实现时钟/数据恢复和波形成形
  • 32位或128位无晶振抖动抑制器
  • 成帧为FAS、CAS、CCS和CRC4格式
  • 集成HDLC控制器,带有64字节缓冲器,可配置为Sa位、DS0或亚DS0工作模式
  • 两个双帧弹性滑动缓冲器,可用于连接速率高达8.192MHz的异步背板
  • 交错PCM总线工作方式
  • 8位并行控制口可直接用于复用或非复用总线(Intel或Motorola)
  • 提取或插入CAS信令
  • 检测与产生远程与AIS告警
  • 可编程输出时钟用于分数E1、H0和H12应用
  • 完全独立的发送与接收功能
  • 完全访问对准至CRC-4复帧的Si和Sa位
  • 为测试目的提供四种独立的环回功能
  • 大规模计数器,适合双极型、代码违反、CRC4码字错误、FAS字错误和E比特
  • IEEE 1149.1 JTAG边界扫描结构
  • 引脚兼容于DS2154/52/352/552 SCT
  • 3.3V (DS21354)或5V (DS21554)供电,低功耗CMOS
  • 100引脚LQFP封装(14mm x 14mm)
DS21554
3.3V/5V、E1单芯片收发器(SCT)
DS21354、DS21554:引脚配置
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中(接收通知)。

创建新项目
提问

参考资料

数据手册 2

可靠性数据 1

应用笔记 4

设计笔记 18

技术文章 5

了解更多
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中(接收通知)。

创建新项目

工具及仿真模型

BSDL 模型文件 1

IBIS 模型 1

最新评论

需要发起讨论吗? 没有关于 ds21554的相关讨论?是否需要发起讨论?

在EngineerZone®上发起讨论

近期浏览