概览
优势和特点
- 200MHz (5ns) SIMD SHARC内核，性能达1.2GFLOPS
- 与SHARC DSP代码兼容
- 支持IEEE兼容32位浮点、40位浮点和32位定点数据类型
- 2Mb片内双端口SRAM；4Mb掩模可编程ROM
- 2.4Gb/s片内带宽
- 6个独立的串行端口——支持：标准DSP串行模式、I2S模式、左对齐采样对模式和TDM模式
- 22个零开销DMA通道
- SPI兼容接口和1个16位并行端口
- 数字应用接口(DAI)
- PLL支持多种软件乘法器比率
- 4个定时器：1个内核和3个通用定时器，支持PWM生成模式、PWM捕获/脉冲带宽测量模式和外部事件看门狗模式
- 136引脚BGA (12mm x 12mm)和144引脚LQFP (20mm x 20mm)封装，提供商业级和工业级温度范围
产品详情
ADSP-21262是第三代SHARC®可编程DSP系列中的第一个成员。ADSP-21262集成大容量片内存储器和多种外设，可以极大地缩短上市时间、降低成本，是高品质音频和车载娱乐系统、语音识别、医疗设备、测量设备等诸多应用的最佳选择。
ADSP-21262基于SHARC DSP内核制成，可以执行32位定点和32/40位浮点算法格式。ADSP-21262的内核工作频率为200MHz（指令周期时间为5 ns），可以执行复合快速傅里叶变换(FFT)运算——1024点复合FFT执行时间为46us，比同等价位产品快2.6倍以上。在音频应用中，单指令多数据(SIMD)模式实际上可使处理器性能提高一倍。
ADSP-21262采用最高集成度的设计模式，包括2 Mb片内双端口SRAM和4 Mb掩模可编程ROM存储器。大容量片内双端口存储器设计可为处理器和I/O带来持续的性能，无需添加外部存储器。实现系统I/O通过以下内容实现：6个全双工串行端口、4个定时器、1个16位并行端口、1个串行外设接口(SPI)、22个零开销直接存储器存取(DMA)通道（无需处理器干预即可快速传输数据），以及1个创新的数字应用接口(DAI)（通过其信号路由单元(SRU)提供完整的软件控制功能）。
数字应用接口(DAI)简化I/O系统开发
ADSP-21262采用数字应用接口(DAI)，这种架构可实现对各种外设的全面软件编程。SHARC编程模型具有极高的灵活性和易用性，再加上功能强大的DAI，制造商可以将同一硬件配置部署到具有不同I/O要求的多种产品之中。
连接通过灵活的信号路由单元(SRU)实现，这是一组路由引脚阵列，可在DAI组件与SRU之间提供灵活的可配置连接。通过DAI连接的外设为：1个精密时钟发生器(PCG)、1个输入数据端口(IDP)、6个SPORTS（串行端口）、6个标志输入、6个标志输出、3个定时器和SRU。IDP为DSP内核提供了一条额外输入路径，可配置为8个串行数据接收通道，或者7个串行数据接收通道和1个最高20位宽并行数据接收通道。高度集成的特性使设计师可以充分发挥多种外设的作用，而不至于牺牲系统的整体性能。
CROSSCORE开发工具
ADI屡获奖项的CROSSCORE品牌开发工具支持第三代SHARC DSP系列。CROSSCORE组件包括VisualDSP++™软件开发环境、EZ-KIT Lite™评估系统和仿真器。
VisualDSP++是一款集成式软件开发环境，有助于加快和简化开发、调试和部署过程。通过EZ-KIT Lite评估系统可以轻松考察ADI系列DSP的功率，快速启用应用开发流程。仿真器提供PCI和USB主机平台两种型号，支持快速片内调试。另外，多个第三方开发组织还提供很多其他的开发工具和算法。
产品分类
产品生命周期
量产
该产品系列中至少有一个型号已量产并可供采购。该产品适合用于新设计，但也可能有更新的替代产品。
评估套件 (5)
参考资料
-
EE-112: Class Implementation in Analog C++11/14/2016
-
EE-356: Emulator and Evaluation Hardware Troubleshooting Guide for CCES Users (Rev. 2)2/14/2015
-
• EE-356: Associated Files
ZIP -
EE-355: Expert In-Circuit FLASH Programmer for SHARC® Processors (Rev. 1)8/20/2012
-
• EE-355: Code Example (Rev 1, 08/2012)
ZIP -
EE-243: Using the Expert DAI for SHARC® Processors (Rev. 7)7/6/2010
-
• EE-243: Code example (Rev 7, 06/2010)
ZIP -
EE-345: Boot Kernel Customization and Firmware Upgradeability on SHARC Processors® (Rev. 1)10/6/2009
-
• EE-345: Code example (Rev 1, 10/2009)
ZIP -
EE-332: 周期计数与分析 (Rev. 0)8/19/2009
-
• EE-332: Code example (Rev 2, 03/2008)
ZIP -
EE-322: Expert Code Generator for SHARC® Processors (Rev. 5)6/15/2009
-
• EE-322: Code Example (Rev 5, 01/2012)
ZIP -
EE-328: 将ADSP-2106x/2116x 的设计移植到ADSP-2126x/2136x/ 2137x SHARC®处理器系统 (Rev. 1)6/8/2009
-
EE-305: 基于SHARC®处理器的系统设计与调试 (Rev. A)6/8/2009
-
EE-340: SHARC®处理器和Blackfin®处理器的SPI 连接 (Rev. 1)5/11/2009
-
• EE-340: Code example (Rev 1, 07/2008)
ZIP -
EE-175: 仿真器与EZ-KIT Lite®评估系统问题解决指南 (Rev. 10)5/11/2009
-
• EE-175: RMA forms (Rev 10, 11/2007)
ZIP -
EE-68: JTAG 仿真技术参考 (Rev. 10)5/11/2009
-
EE-323: Implementing Dynamically Loaded Software Modules (Rev. 1)3/8/2008
-
• EE-323: Associated Code
ZIP -
EE-330: Windows Vista Compatibility in VisualDSP++ 5.0 Development Tools (Rev. 1)8/31/2007
-
EE-231: In-Circuit Programming of an SPI Flash with SHARC® Processors (Rev. 2)8/27/2007
-
• EE-231: Code example (Rev 2, 08/2007)
ZIP -
EE-56: Tips and Tricks on SHARC® EPROM and Host Boot Loader (Rev. 3)3/7/2007
-
EE-223: In-Circuit Flash Programming on SHARC® Processors (Rev. 2)2/23/2007
-
• EE-223: Code Example (Rev 2, 02/2007)
ZIP -
EE-253: Power Bypass Decoupling of SHARC® Processors (Rev. 1)12/5/2006
-
EE-295: Implementing Delay Lines on SHARC® Processors (Rev. 1)11/15/2006
-
• EE-295: Code Example (Rev 1, 10/2006)
ZIP -
EE-290: Managing the Core PLL on SHARC® Processors (Rev. 5)7/12/2006
-
• EE-290: Code Example (Rev 5, 03/2012)
ZIP -
EE-279: Interfacing NAND Flash Memory with ADSP-2126x SHARC® Processors (Rev. 1)11/18/2005
-
• EE-279 Software Code
ZIP -
EE-222: Interfacing the ADSP-21262 SHARC EZ-KIT Lite Boards to High-Speed Converter Evaluation Boards (Rev. 1)8/25/2005
-
EE-220: Using External Memory with Third Generation SHARC® Processors and the Parallel Port (Rev. 2)8/10/2005
-
EE-270: Extended-Precision Fixed-Point Arithmetic on SIMD SHARC® Processors (Rev. 1)7/8/2005
-
• EE-270 Software Code
ZIP -
EE-250: Estimating Power Dissipation for Industrial Grade ADSP-21262 SHARC® Processors (Rev. 1)5/25/2005
-
EE-264: Interfacing MultiMediaCard™ with ADSP-2126x SHARC® Processors (Rev. 1)5/6/2005
-
• EE-264 Software Code
ZIP -
EE-230: Code Overlays on the Third Generation SHARC® Family of Processors (Rev. 2)4/13/2005
-
• EE-230 Software Code (4/2005)
ZIP -
EE-267: Implementing In-Place FFTs on SISD and SIMD SHARC® Processors (Rev. 1)4/4/2005
-
• EE-267 Software Code
ZIP -
EE-261: Understanding Jitter Requirements of PLL-Based Processors (Rev. 1)2/15/2005
-
EE-255: Porting PC-Based MP3 Player Software to ADSP-21262 SHARC® Processors (Rev. 1)11/18/2004
-
EE-246: Interfacing AD7276 High-Speed Data Converters to ADSP-21262 SHARC® Processors (Rev. 1)10/12/2004
-
• EE-246 Software Code
ZIP -
EE-202: Using the Expert Linker for Multiprocessor LDFs (Rev. 3)9/15/2004
-
• EE-202 Software Code
ZIP -
EE-232: Configuring the Signal Routing Unit of ADSP-2126x SHARC® DSPs (Rev. 1)2/18/2004
-
EE-219: Connecting Character LCD Panels to ADSP-21262 SHARC® DSPs (Rev. 1)12/30/2003
-
• EE-219 Software Code
ZIP -
EE-216: Estimating Power Dissipation for ADSP-21262S SHARC® DSPs12/29/2003
-
EE-189: Link Port Tips & Tricks For ADSP-2106x & ADSP-2116x SHARC® DSPs10/27/2003
-
EE-208: Considering the ADSP-21262 SHARC® DSP10/9/2003
-
EE-191: Implementing a Glueless UART Using The SHARC® DSP SPORTs5/21/2003
-
• EE-191 Software Code
ZIP -
EE-177: SHARC® SPI Slave Booting (Rev. 3)5/2/2003
-
• EE-177: Code Example (Rev 3, 01/2007)
ZIP -
EE-128: DSP in C++: Calling Assembly Class Member Functions From C++9/18/2002
-
EE-69: Understanding and Using Linker Description Files on SHARC Processors (Rev. 2)9/17/2002
-
• EE-69: Code Example (Rev 2, 01/2007)
ZIP -
EE-110: A Quick Primer on ELF and DWARF File Formats5/17/2000
-
EE-104: Setting Up Streams with the VisualDSP Debugger11/5/1999
-
• EE-104 Software Code
ZIP
-
SHARC Processors: Manuals9/10/2015
-
Getting Started with SHARC2/14/2015
-
ADSP-2126x SHARC® Processor Hardware Reference (Rev. 5.1)6/1/2010
-
VisualDSP++® 5.0 Assembler and Preprocessor Manual (Rev. 3.4)11/15/2009
-
VisualDSP++® 5.0 C/C++ Compiler Manual for SHARC® Processors (Rev. 1.5)11/13/2009
-
Documentation Errata
-
VisualDSP++® 5.0 Loader and Utilities Manual (Rev. 2.5)11/13/2009
-
Documentation Errata
-
VisualDSP++® 5.0 Licensing Guide (Rev. 1.4)11/13/2009
-
VisualDSP++® 5.0 Kernel (VDK) Users Guide (Rev. 3.5)11/13/2009
-
VisualDSP++® 5.0 Linker and Utilities Manual (Rev. 3.5)11/13/2009
-
VisualDSP++® 5.0 Run-Time Library Manual for SHARC® Processors (Rev. 1.5)11/12/2009
-
VisualDSP++® 5.0 Users Guide (Rev. 3.0)12/9/2007
-
VisualDSP++® 5.0 Quick Installation Reference Card (Rev. 3.1)8/30/2007
-
VisualDSP++® 5.0 Getting Started Guide (Rev. 3.0)8/30/2007
-
Documentation Errata
-
VisualDSP++® 5.0 Product Release Bulletin (Rev. 3.0)8/30/2007
-
ICE-1000/ICE-2000仿真器用户指南，修订版1.0，2014年5月6/3/2014
-
HPUSB、USB和HPPCI仿真器用户指南，修订版3.2，2012年7日11/11/2009
-
ICE-100B仿真器用户指南，修订版1.1，2012年7月11/11/2009
-
SHARC Processor Family9/21/2010
-
ADSP-21262 High Performance Third Generation SHARC DSP3/8/2008
软件代码及系统需求
软件开发工具
SigmaStudio
图形开发工具，用于ADI DSP音频处理器和A2B®收发器的编程、开发和调试软件。
工具及仿真模型
BSDL模型
Designing with BGA
Surface Mount Assembly Recommendations for Plastic Ball Grid Array (PBGA) Packages
设计资源
ADI始终把满足您可靠性水平的产品放在首要位置。我们通过在所有产品、工艺设计和制造过程中引入高质量和可靠性检查实践这一承诺。发运的产品实现“零缺陷”始终是我们的目标。
| Part Number | Material Declaration | Reliability Data | Pin/Package Drawing | CAD Symbols, Footprints & 3D Models |
|---|---|---|---|---|
| ADSP-21262SBBCZ150 | 材料声明 | 质量和可靠性 | 136-Ball CSPBGA (12mm x 12mm) | |
| ADSP-21262SKBCZ200 | 材料声明 | 质量和可靠性 | 136-Ball CSPBGA (12mm x 12mm) | |
| ADSP-21262SKSTZ200 | 材料声明 | 质量和可靠性 | 144-Lead LQFP (20mm x 20mm) | |
| Wafer Fabrication Data |
PCN-PDN信息
Select a model from the dropdown below to subscribe to PCN/PDN notifications and view past notifications as well.
样片申请及购买
订购常见问题解答
有关在线订单、付款选项等问题的答案，请参阅我们的订购常见问题解答。
立即购买报价
(**)显示的立即购买报价和报价范围基于少量订单。
报价单
(*)所列的千片报价单仅供预算参考，指美元报价（规定订量的单价，美国离岸价），如有修改，恕不另行通知。由于地区关税、商业税、汇率及手续费原因，国际报价可能不同。对于指定订量报价或交货报价，请联系当地的ADI授权代理商。对于评估板和套件的报价是指单片价格。
交付周期
请参见我们的首席客户官关于交付周期的最新沟通说明。
采样
选择上方“样片”按钮将重定向至第三方ADI样片网站。登录后，所选部件将转移到您在此网站上的购物车。如果您之前从未使用过此网站，请创建一个新帐户。有关此样片网站的任何问题，请联系SampleSupport@analog.com。
购买评估板
所示报价为单片价格
以上评估板报价仅供人民币结算及大陆购买使用， ADI均提供正规发票，如需美金结算及其他地区购买请直接跳转至英文页面进行购买。