不是您想寻找的产品？
提问
在下面提交您的问题，我们将从 ADI 的知识库中给出最佳答案:
搜索
您可以在其他地方找到帮助
特性
- SNR：73.0 dBc（95 MHz 带宽、185 MHz Ain、245.76 MSPS）
- 无杂散动态范围(SFDR)：= 85 dBc（185 MHz输入，250 MSPS）
- 输入噪声：-151.2 dBFS/Hz（220 MHz，-1dBFS输入，250MSPS）
- 总功耗：1W
- 1.8 V模拟和LVDS输出电源供电
- 1至8整数输入时钟分频器（最大输入频率625MHz）
- 集成双通道ADC
-- 采样速率高达250 MSPS
-- 中频采样频率高达400 MHz
-- 更多特性参见数据手册 - 集成宽带数字下变频器(DDC)
-- 32位复数数控振荡器(NCO)
-- 采样速率转换器和两种模式的FIR滤波器
-- fs/4输出NCO提供实数输出 - 快速检测位支持实现高效AGC
- 节能的掉电模式
- 抽取交错式“实数”LVDS数据输出
.svg?rev=fd385c90e2cf4716ae9a8c8d20e6b8e3&la=zh&h=24&w=24&hash=7CDDC996281D9E966D391D97E93C6727){kind=icon}
这款双通道ADC采用多级、差分流水线架构，并集成了输出纠错逻辑。每个ADC均具有宽带宽输入，支持用户可选的各种输入范围。集成基准电压源可简化设计。占空比稳定器可用来补偿ADC时钟占空比的波动，使转换器保持出色的性能。
ADC数据输出端在内部直接与接收机的数字下变频器(DDC)相连。双通道数字接收机具有灵活的处理能力。每个接收通道有4个级联的信号处理级：一个32位频率转换器（数控振荡器，简称为NCO)，一个可选的采样速率转换器，一个固定FIR滤波器和一个fS/4固定频率NCO。
除了配有接收机DDC，AD6649还具备其他功能，能够简化系统接收机的自动增益控制(AGC)。利用ADC的快速检测输出位，可编程阈值检测器可以监控输入信号功率。如果输入信号电平超过可编程阈值，快速检测指示器就会变为高。由于该阈值指示器的延迟极短，因此用户能够快速调低系统增益，从而避免ADC输入端出现超量程现象。
经过数字处理后，数据可以直接路由至14位输出端口，这些输出以1.8 V LVDS信号电平工作。
AD6649接收机能够对很宽的中频频谱进行数字化处理。每个接收机均设计用来同时接收主通道和分集通道的信号。该IF采样架构与传统的模拟技术或较低集成度的数字方法相比，能大幅度降低器件的成本和复杂度。在分集应用中，由于最终NCO将输出中心频率偏移到fs/4，因此输出数据格式为实数。
需要时，灵活的关断选项可以明显降低功耗。
设置与控制编程可以利用三线式SPI兼容型串行接口来完成。
AD6649采用64引脚LFCSP封装，额定温度范围为−40°C至+85°C工业温度范围。
应用- 通信
- 分集无线电系统
- 多模式数字接收机(3G)
TD-SCDMA、WiMax、WCDMA
CDMA2000、GSM、EDGE、LTE - 通用软件无线电
- 宽带数据应用
产品特色
- 集成双通道、14位250 MSPS ADC。
- 集成宽带抽取滤波器和32位复数NCO。
- 快速超量程和阈值检测。
- 取得专利的差分输入在最高至300 MHz的输入频率下仍保持出色的信噪比(SNR)性能。
- SYNC输入可在多个设备之间实现同步。
- 三线式、1.8V SPI端口可用于寄存器编程和寄存器回读。
提问
在下面提交您的问题，我们将从 ADI 的知识库中给出最佳答案:
搜索
您可以在其他地方找到帮助
{{modalTitle}}
{{modalDescription}}
{{dropdownTitle}}
- {{defaultSelectedText}} {{#each projectNames}}
- {{name}} {{/each}} {{#if newProjectText}}
-
{{newProjectText}}
{{/if}}
{{newProjectTitle}}
{{projectNameErrorText}}
AD6649
文档
筛查
1 应用
-
全部
-
应用笔记
-
数据手册
-
评估设计文件
-
用户手册
-
全部
-
英文
-
中文
-
日文
应用笔记
45
969 kB
359 kB
1076 kB
823 kB
491 kB
1559 kB
1606 kB
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
评估设计文件
6
zip
522 kB
1024 kB
zip
用户手册
2
产品技术资料帮助
ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许，也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。
参考资料
数据手册 1
用户手册 1
应用笔记 16
AN-851: 一种WiMax双下变频IF采样接收机设计方案[中文版] (Rev.0)
AN-827: 放大器与开关电容ADC接口的匹配方法[中文版] (Rev.0)
AN-756: 系统采样以及时钟相位噪声和抖动的影响[中文版] (Rev.0)
AN-807: 多载波WCDMA的可行性 (Rev.0)
Multicarrier CDMA2000 Feasibility (Rev.AN-808)
AN-878: 高速ADC SPI控制软件[中文版] (Rev.A)
AN-737: 如何用ADIsimADC完成ADC建模 (Rev.B)
AN-586: 高速模数转换器的LVDS数据输出[中文版] (Rev.0)
AN-741: 鲜为人知的相位噪声特性
AN-501: 孔径不确定度与ADC系统性能[中文版] (Rev.A)
AN-345: 低频和高频电路接地
AN-282: 采样数据系统基本原理[中文版] (Rev.A)
AN-935:ADC 变压器耦合前端设计
AN-835：高速ADC测试和评估
AN-1142:高速ADC PCB布局布线技巧
AN-905: VisualAnalog™转换器评估工具1.0版用户手册
评估设计文件 3
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
| 产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号，脚注和 3D模型 |
|---|---|---|---|
| AD6649BCPZ |
64-Lead LFCSP (9mm x 9mm w/ EP)
|
|
|
| AD6649BCPZRL7 |
64-Lead LFCSP (9mm x 9mm w/ EP)
|
|
- AD6649BCPZ
- 引脚/封装图-中文版
-
64-Lead LFCSP (9mm x 9mm w/ EP)
- 文档
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CAD 符号，脚注和 3D模型
-
Ultra Librarian
-
SamacSys
- AD6649BCPZRL7
- 引脚/封装图-中文版
-
64-Lead LFCSP (9mm x 9mm w/ EP)
- 文档
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CAD 符号，脚注和 3D模型
-
Ultra Librarian
-
SamacSys
根据型号筛选
产品型号
产品生命周期
PCN
6月 26, 2023
- 23_0025
Package Outline Drawing and Data Sheet Revision for Select LFCSP Products in Amkor
AD6649BCPZ
量产
AD6649BCPZRL7
量产
7月 27, 2020
- 20_0126
Conversion of Select Sizes LFCSP Products from Punched to Sawn and Transfer of Assembly Site to ASE Korea
根据型号筛选
产品型号
产品生命周期
PCN
6月 26, 2023
- 23_0025
Package Outline Drawing and Data Sheet Revision for Select LFCSP Products in Amkor
AD6649BCPZ
量产
AD6649BCPZRL7
量产
7月 27, 2020
- 20_0126
Conversion of Select Sizes LFCSP Products from Punched to Sawn and Transfer of Assembly Site to ASE Korea
软件和型号相关生态系统
| 部分模型 | 产品周期 | 描述 | ||
|---|---|---|---|---|
|
单端转差分放大器2 |
||||
|
推荐新设计使用 |
超低失真电流反馈型ADC驱动器 |
|||
|
推荐新设计使用 |
超低失真差分ADC驱动器（双通道） |
|||
|
全差分放大器1 |
||||
|
推荐新设计使用 |
2.6GHz 超低失真RF/IF差分放大器 |
|||
|
时钟产生器件6 |
||||
|
推荐新设计使用 |
1.2 GHz时钟分配IC，PLL内核，分频器，延迟调整，8路输出 |
|||
|
推荐新设计使用 |
1.2 GHz时钟分配IC，PLL内核，分频器，延迟调整，5路输出 |
|||
|
推荐新设计使用 |
1.2 GHz时钟分配IC、2路1.6 GHz输入、分频器、延迟调整、5路输出 |
|||
|
不推荐用于新设计 |
14路输出、低抖动时钟发生器 |
|||
|
推荐新设计使用 |
低抖动时钟发生器，提供14路LVPECL/LVDS/HSTL输出或29路LVCMOS输出 |
|||
|
不推荐用于新设计 |
6路输出、双环路时钟发生器 |
|||
|
时钟分配器件3 |
||||
|
推荐新设计使用 |
800 MHz时钟分配IC，分频器，延迟调整，三路输出 |
|||
|
推荐新设计使用 |
1.6 GHz时钟分配IC、分频器、延迟调整、3路输出 |
|||
|
推荐新设计使用 |
1.6 GHz时钟分配IC，分频器，延迟调整，两路输出 |
|||
|
数字控制VGA2 |
||||
|
过期 |
宽动态范围、高速、数字控制VGA |
|||
|
推荐新设计使用 |
超低失真IF双通道VGA |
|||
找不到您所需的软件或驱动?
申请驱动/软件评估套件 2
EVAL-AD6649
AD6649 评估板
产品详情
AD6649EBZ用于评估双通道14位混合信号IF接收器ADC AD6649。本参考设计提供在各种模式和配置下运行器件所需的全部支持电路。它设计为可直接与HSC-ADC-EVALCZ的数据捕获卡进行接口，允许用户下载捕获的数据用于分析。Visual Analog软件包用来与器件的硬件部分实现接口，允许用户下载捕获的数据并通过用户友好型图形界面进行分析。同时，SPI控制器软件包也兼容硬件部分，允许用户使用AD6649的SPI可编程功能。
AD6649数据手册提供了更多有关器件配置和性能的信息，在使用这些工具时应加以参考。所有文档、Visual Analog软件以及SPI控制器均可在高速ADC评估板页面上找到。欲了解更多信息，或有任何疑问，请发送电子邮件至highspeed.converters@analog.com。
资料
HSC-ADC-EVALCZ
基于FPGA的数据采集套件
产品详情
HSC-ADC-EVALCZ高速转换器评估平台使用基于FPGA的缓冲存储器板，采集来自ADI高速模数转换器(ADC)评估板的数字数据块。该板通过USB端口连接到PC，并与VisualAnalog®软件配合使用来快速评估高速ADC的性能。该评估套件设置简单。所需的额外设备包括ADI高速ADC评估板、信号源和时钟源。一旦连接该套件并上电，PC便立即开始评估。
资料
软件
ZIP
29.79 M
ZIP
ZIP
工具及仿真模型 5
Virtual Eval - BETA
IBIS 模型 1
IBIS 模型
Visual Analog
ADIsimRF
S-参数 1
