-
AD6641: 250 MHz Bandwidth DPD Observation Receiver Data Sheet (Rev. A)4/19/2011PDF1 M
概览
优势和特点
- 信噪比(SNR)：65.8 dBFS（fIN最高为250MHz，500 MSPS）
- 有效位数(ENOB)：10.5位（fIN最高为250 MHz，500 MSPS，−1.0 dBFS）
- 无杂散动态范围(SFDR)：80 dBc（fIN最高为250 MHz，500 MSPS，−1.0 dBFS）
- 出色的线性度
- DNL = ±0.5 LSB（典型值）；INL = ±0.6 LSB（典型值）
- 集成16k × 12 FIFO
- FIFO回读选项
- 12位并行CMOS（62.5 MHz）
- 6位DDR LVDS接口
- SPORT (62.5 MHz)
- SPI (25 MHz)
- 高速同步功能
- 1 GHz全功率模拟带宽
- 集成输入缓冲器
- 片内基准电压源，无需外部去耦
- 低功耗
- 695 mW (500 MSPS)
- 可编程输入电压范围
- 1.18 V至1.6 V，标称值1.5 V
- 采用1.9 V模拟和数字电源供电
- 1.9 V或3.3 V SPI和SPORT工作模式
- 时钟占空比稳定器
- 带可编程时钟和数据对准功能的集成数据时钟输出
产品详情
AD6641是一款250 MHz带宽数字预失真(DPD)观测接收机，集成一个12位500 MSPS ADC、一个16k × 12 FIFO和一个多模式后端，用户可通过串行端口(SPORT)、SPI接口、12位并行CMOS端口或6位DDR LVDS端口检索存储在集成FIFO存储器中的数据。它具有出色的动态性能和低功耗特性，适合电信应用，如要求更宽带宽的数字预失真观测路径等。芯片上集成了全部必需功能，包括采样保持器与基准电压源，可提供完整的信号转换解决方案。
片内FIFO允许通过ADC捕捉较短的时间快照，以及以较低速率进行回读。这样，捕捉的数据可以随时以低得多的采样速率进行传输，信号处理限制得以降低。FIFO可以在多种用户可编程模式下工作。在单次捕捉模式下，当捕捉到ADC数据时，可以通过SPI端口或者使用外部FILL±引脚来指示。在连续捕捉模式下，数据持续加载到FIFO中，并使用FILL±引脚停止该操作。
FIFO中存储的数据可以在多种用户可选的输出模式下回读。可以置位DUMP引脚以输出FIFO数据。FIFO中存储的数据可以通过SPORT、SPI、12位并行CMOS端口或6位DDR LVDS接口访问。AD6641在12位CMOS或6位DDR LVDS模式下支持最大输出吞吐速率，器件内部将其限制为最大输入采样速率的1/8。也就是说，当输入时钟速率为500 MSPS时，最大输出数据速率为62.5 MHz。
该ADC要求采用1.9 V模拟电源供电及差分时钟信号，以便充分发挥其工作性能。输出格式选项包括二进制补码、偏移二进制和格雷码。该ADC还提供数据时钟输出，用于正确进行输出数据定时。该器件采用先进的SiGe BiCMOS工艺制造，提供56引脚LFCSP封装，额定温度范围为-40°C至+85°C工业温度范围。该产品受美国专利保护。
应用
- 无线和有线宽带通信
- 通信测试设备
- 功率放大器线性化
产品特色
- 高性能ADC内核。
500 MSPS、250 MHz输入时信噪比维持在65.8 dBFS。 - 低功耗。500 MSPS时功耗仅695 mW。
- 易于使用。
片内16k FIFO允许用户让高性能ADC在目标时间执行处理，并在任意时间以较低的采样速率传输数据，从而减少数据处理的限制。片内基准电压源和采样保持功能使系统设计更灵活。采用1.9 V单电源则简化了系统电源设计。 - 串行端口控制。
标准串行端口接口支持对器件进行配置以及根据用户的需求进行定制。 - 1.9 V或3.3 V SPI和串行数据端口工作模式。
样片供货
本产品已量产。欲了解样片供货情况以及其他技术信息，请联系 高速转换器开发组 。
本产品已量产。欲了解样片供货情况以及其他技术信息，请联系 高速转换器开发组 。
产品生命周期
推荐新设计使用
本产品已上市。数据手册包含所有最终性能规格和工作条件。ADI公司推荐新设计使用这些产品。
评估套件 (2)
参考资料
-
AN-905: VisualAnalog™转换器评估工具1.0版用户手册8/18/2020
-
AN-742: Frequency Domain Response of Switched-Capacitor ADCs (Rev. C)2/14/2015PDF427 K
-
AN-835: 高速ADC测试和评估 (Rev. 0)6/9/2013PDF1916 kB
-
AN-1142: 高速ADC PCB布局布线技巧 (Rev. 0)2/2/2012PDF392 kB
-
AN-878: 高速ADC SPI控制软件[中文版] (Rev. A)11/13/2007PDF630 kB
-
AN-807: 多载波WCDMA的可行性 (Rev. 0)11/9/2007PDF969 kB
-
Multicarrier CDMA2000 Feasibility (Rev. AN-808)11/9/2007PDF1535 kB
-
AN-827: 放大器与开关电容ADC接口的匹配方法[中文版] (Rev. 0)11/9/2007PDF783 kB
-
AN-877: 通过SPI与高速ADC接口[中文版] (Rev. A)11/9/2007PDF492 kB
-
AN-935: ADC变压器耦合前端设计[中文版] (Rev. 0)10/8/2007PDF448 kB
-
AN-586: 高速模数转换器的LVDS数据输出[中文版] (Rev. 0)9/22/2006PDF307 kB
-
AN-756: 系统采样以及时钟相位噪声和抖动的影响[中文版] (Rev. 0)12/2/2004PDF808 kB
-
UG-292：评估AD6641 DPD观测接收机7/21/2011PDF1635 kB
-
高速ADC的电源设计2/1/2012
工具及仿真模型
设计工具
Visual Analog
对于正在选择或评估高速ADC的设计工程师，VisualAnalog™是一个将一组功能强大的仿真和数据分析工具与一个用户友好的图形界面集成在一起的软件包。
配套产品推荐
AD6641 配套产品
推荐 使用的时钟驱动器
- For low jitter performance: AD9510, AD9511, AD9512, AD9513, AD9514, AD9515.
- For low jitter performance along with on chip PLL and VCO: ad9523, AD9524.
推荐 使用的驱动放大器
- For differential RF/IF: ADL5562.
- For DC-coupled inputs: ADA4927-2, ADA4938-2.
- For a fully differential input and output DVGA in digital communications systems: ADL5202, AD8376.
设计资源
ADI始终把满足您可靠性水平的产品放在首要位置。我们通过在所有产品、工艺设计和制造过程中引入高质量和可靠性检查实践这一承诺。发运的产品实现“零缺陷”始终是我们的目标。
| Part Number | Material Declaration | Reliability Data | Pin/Package Drawing | CAD Symbols, Footprints & 3D Models |
|---|---|---|---|---|
| AD6641BCPZ-500 | 材料声明 | 质量和可靠性 | 56 ld LFCSP (8x8mm) | |
| AD6641BCPZRL7-500 | 材料声明 | 质量和可靠性 | 56 ld LFCSP (8x8mm) | |
| Wafer Fabrication Data |
PCN-PDN信息
Select a model from the dropdown below to subscribe to PCN/PDN notifications and view past notifications as well.
支持与讨论
AD6641 讨论
样片申请及购买
订购常见问题解答
有关在线订单、付款选项等问题的答案，请参阅我们的订购常见问题解答。
立即购买报价
(**)显示的立即购买报价和报价范围基于少量订单。
报价单
(*)所列的千片报价单仅供预算参考，指美元报价（规定订量的单价，美国离岸价），如有修改，恕不另行通知。由于地区关税、商业税、汇率及手续费原因，国际报价可能不同。对于指定订量报价或交货报价，请联系当地的ADI授权代理商。对于评估板和套件的报价是指单片价格。
交付周期
请参见我们的首席客户官关于交付周期的最新沟通说明。
采样
选择上方“样片”按钮将重定向至第三方ADI样片网站。登录后，所选部件将转移到您在此网站上的购物车。如果您之前从未使用过此网站，请创建一个新帐户。有关此样片网站的任何问题，请联系SampleSupport@analog.com。
购买评估板
所示报价为单片价格
以上评估板报价仅供人民币结算及大陆购买使用， ADI均提供正规发票，如需美金结算及其他地区购买请直接跳转至英文页面进行购买。