AN-940: 最適ノイズ性能を得るための低ノイズ・アンプ選択の手引き

はじめに

低ノイズ・アプリケーション用のアンプの性能を評価する際には、素子の外部と内部の両方のノイズ源を考慮することが必要です。本書では外部ノイズ源と内部ノイズ源の基本を簡単に説明し、低ノイズ設計に最適なアンプを選択する際に、トレードオフとなる要素について説明します。

外部ノイズ源

外部ノイズ源には、外付け部品や電気／電磁的な干渉などの外的影響がすべて含まれます。干渉とは、すべての不要な信号のことであり、これらはアンプのあらゆる端子から侵入したり、あるいは回路内で誘導されて生じる電圧または電流のことです。これらはスパイク、ステップ、サイン波、またはランダム・ノイズとして現れます。干渉は、機械類、近接する電線、RF トランスミッタ／レシーバ、コンピュータ、同じ装置内の回路（デジタル回路またはスイッチング電源）など、あらゆるところから生じます。更に、ボードの適切な設計やレイアウトによってこれらの干渉をすべて除去できたとしても、アンプやその回路部品に起因するランダム・ノイズは完全に解消できません。

周辺の回路部品からのノイズを考慮する必要があります。絶対零度を上回る温度では、すべての抵抗が電荷キャリアの熱運動によって生じるジョンソン・ノイズまたは熱ノイズと呼ばれるノイズ源となります。このノイズは、抵抗、温度、帯域幅に応じて増大します。電圧ノイズを式1 に示します。

ここで、
V_n は電圧ノイズ、
k はボルツマン定数（1.38 × 10⁻²³J/K）、
T は温度で単位はケルビン（K）、
B は帯域幅（Hz）、
R は抵抗（Ω）です。

電流ノイズ（電流に伴うノイズ）を式2 に示します。 

ここで、
I_n は電流ノイズ、
k はボルツマン定数（1.38 × 10⁻²³J/K）、
T は温度で単位はケルビン（K）、
B は帯域幅（Hz）、
R は抵抗（Ω）です。

抵抗

このアプリケーション・ノートの目的を考慮して、ここでは抵抗ノイズを熱（ジョンソン）ノイズだけに限定します。熱（ジョンソン）ノイズのRMS 電圧は抵抗値の平方根に比例するので、このタイプのノイズを低いレベルに保つには、抵抗値をできるだけ小さくする必要があります。例えば、室温における1kΩ 抵抗の熱ノイズは約4nV/√Hz です。

詳細な分析を行って低ノイズの設計を実現するには、接点ノイズやショット・ノイズといった他のタイプの抵抗ノイズも考慮する必要があります。以下にいくつかの実践的な注意事項を示します。抵抗を選択する際には、これらの注意事項に従う必要があります。

• 接点ノイズは材料の体積が大きいほど小さくなるので、実際のワット数が最も大きい抵抗を選択します。
• ノイズの小さい抵抗素子材料を選択します。
  
  
  • 大量の純金属または金属合金、もしくはその両方で構成される抵抗素子は低ノイズの特性を示します。例えばVishay Bulk Metal^®箔技術を使用した抵抗です（S102C やZ201 など）。
  • 巻線技術を使用した金属合金製の抵抗も、バルク金属箔技術を使用した抵抗と同様のノイズ特性を備えていますが、はるかに高い誘導性を示します。
  • 金属皮膜技術を使用した薄膜抵抗は、バルク金属箔技術や巻線技術による抵抗よりノイズが多くなります。これは、吸蔵、表面欠陥、不均一な成膜がノイズに大きく影響するからです。
  • 厚膜抵抗や炭素化合物抵抗は最もノイズが多い抵抗です。

リアクタンス

コンデンサやインダクタなどのリアクタンスはノイズが発生しませんが、ノイズ電流がリアクタンスに流れると、ノイズ電圧とそれに伴う寄生成分が生じます。

実用的なヒント

回路の出力ノイズは、部品の全抵抗値を減らすか回路の周波数帯域幅を制限することで低減できます。抵抗の温度を下げても、よほど低温にしない限り、一般的にはあまり意味がありません。ノイズ電力は絶対温度に比例するからです。

回路内の抵抗はそのすべてがノイズを生成します。そのノイズの影響は常に考慮する必要があります。しかし、実際に回路全体のノイズ性能に大きな影響を与える可能性が高いのは、（一般に高ゲイン構成の）入力パスと帰還パスの抵抗だけです。いずれにせよ、ノイズは電流源か電圧源（所定の回路内でどちらか扱いやすい方）から発生すると考えられます。

内部ノイズの発生源

アンプの出力に現れるノイズは、一般に電圧として計測されます。しかし、これは電圧源と電流源の両方から発生します。通常、内部のノイズ発生源はすべてアンプの入力端子側に換算され、理想的なノイズフリーなアンプの入力に、直列あるいは並列に接続された無相関または独立のランダム・ノイズ発生源として扱います（図1 を参照）。これらのノイズ源はランダム性をもち、またガウス分布を示すため、ノイズ源の和（「ノイズ源の和」を参照）を求めるときは十分な注意が必要です。

回路（例えば入力バイアス電流キャンセル回路）の複数個所に同じノイズが現れる場合、この2 つのノイズ源は相関ノイズ源と呼ばれ、このノイズの分析には相関係数を加える必要があります。代表的な相関ノイズ源は全ノイズの10～15%にも満たず、一般には無視できるものであるため、本書では相関ノイズについての詳しい分析は行いません。

アンプ内部で発生するノイズは4 つのカテゴリに分類されます。

• 入力換算電圧ノイズ
• 入力換算電流ノイズ
• フリッカ・ノイズ
• ポップコーン・ノイズ

入力換算電圧ノイズと入力換算電流ノイズは、アンプのノイズの解析に使われる最も一般的な仕様です。これらは多くの場合、入力換算スペクトル密度関数またはΔf 帯域幅に含まれるRMS ノイズとして仕様規定され、一般にはnV/√Hz（電圧ノイズの場合）またはpA/√Hz（電流ノイズの場合）で与えられます。/√Hz であるのは、ノイズ電力が帯域幅（Hz）に従って増加するので、電圧と電流のノイズ密度が帯域幅の平方根（√Hz）に比例するためです（式1 と式2 を参照）。

入力換算電圧ノイズ

入力換算電圧ノイズ（e_n）は、一般に電圧ノイズ源とみなせます。

電圧ノイズは、一般的に仕様上において重要視されるノイズですが、入力回路側のインピーダンスが高い場合には、電流ノイズの方がシステム全体のノイズ性能を決定することがよくあります。これはオフセットについても同様で、入力オフセット電圧が出力オフセットの主要因とみなされることが多いのですが、入力回路側のインピーダンスが高い場合には、実際にはバイアス電流が出力オフセットを引き起こしているのです。

入力換算電圧ノイズについては、以下の点に注意してください。

• オペアンプの電圧ノイズは、最高性能のアンプでは1nV/√Hz未満のものがあります。
• 従来型のバイポーラ入力オペアンプの電圧ノイズはFET 入力オペアンプより小さいものですが、電流ノイズはかなり大きくなります。
• バイポーラ入力オペアンプのノイズ特性は静状態での回路消費電流に依存します。
• 現在のFET 入力オペアンプは、バイポーラ入力オペアンプに近い低電流ノイズおよび低電圧ノイズを達成できますが、それでも最高性能のバイポーラ入力オペアンプには劣っています。

入力換算電流ノイズ

一般的に入力換算電流ノイズ（i_n）は、2 つの差動入力端子を通して電流を出力する2 個のノイズ電流源とみなされます。

ショット・ノイズ（ショットキー・ノイズともいう）は、PNジャンクションなどのポテンシャル・バリアに流れる電流の電荷キャリアのランダムな分布に起因する電流ノイズです。ショット・ノイズ電流（i_n）は次式から得られます。

ここで、
I_B はバイアス電流（A）、
q はクーロン単位の電子の電荷（1.6 × 10⁻¹⁹C）、
B は帯域幅（Hz）です。

通常、単純なバイポーラ／JFET オペアンプの電流ノイズは入力バイアス電流によるショット・ノイズの1dB または2dB 以内です。データシートにこのノイズの仕様が必ず記載されているとは限りません。

入力換算電流ノイズについては、以下の点に注意してください。

• OP27 などの代表的なバイポーラ入力オペアンプの電流ノイズは約400fA/√Hz であり（I_B = 10nA のとき）、バイアス電流補償アンプを除けば、この値は温度によってそれほど変化することはありません。
• JFET 入力オペアンプのほうが電流ノイズは小さくなりますが（AD8610 の場合はI_B = 10pA 時に5fA/√Hz）、チップ温度が20ºC 上昇するごとにこの値は2 倍になります。これは、温度が10ºC 上昇するごとにJFET オペアンプのバイアス電流が2 倍になるためです。
• 差動入力をもつ従来の電圧帰還オペアンプは、一般にその反転入力と非反転入力の（相関または無相関な）電流ノイズは等しくなります。
• 多くのアンプ、特に入力バイアス電流キャンセル回路を備えたアンプは、無相関ノイズ成分よりも相関ノイズ成分がかなり多くなります。全般的にみると、ノイズはインピーダンス・バランス抵抗（正側入力ピンと負側入力ピンの両ピンでのインピーダンス整合用）を加えることで改善されます。

フリッカ・ノイズ

オペアンプのノイズは広い周波数範囲で一定のスペクトル密度を持つガウス・ノイズ（ホワイト・ノイズ）です。製造プロセス、IC デバイスのレイアウト、およびデバイス・タイプに起因して、周波数が低くなるとスペクトル密度が上昇し始めます。これは1 オクターブ当たりほぼ以下の割合で上昇します。CMOSアンプの場合3dB、バイポーラ・アンプの場合3.5～4.5dB、JFET アンプの場合最大5dB です。

こうした低周波でのノイズ特性は、フリッカ・ノイズまたは1/fノイズと呼ばれています。これは、ノイズ電力のスペクトル密度が周波数に逆比例（1/f）するためです。対数プロットでは−1の傾斜となります。1 オクターブ当たり−3dB で外挿される（CMOS 型アンプの場合）スペクトル密度ラインと、広帯域で一定のノイズ・スペクトル密度ラインとが交叉する周波数は、1/f コーナー周波数と呼ばれており、アンプの性能を示す指標となります（図2 を参照）。バイポーラ／JFET アンプでは、一般に1/f コーナー周波数はCMOS アンプより低くなります。

ポップコーン・ノイズ

ポップコーン・ノイズ（仕様では規定されておらず、公表もされていない）は、オフセット電圧／電流の急激な変化であり、数マイクロボルト～数百マイクロボルトの振幅で数ミリ秒続きます。この「バースト」あるいは「ポップ」はランダムに生じます。一般に、ポップコーン・ノイズは、低温度、高い信号源抵抗の条件で最も発生しやすくなります。このノイズの根本原因として確定的なものはありませんが、金属の汚染やシリコン結晶格子の内部的、表面的な欠陥によってIC チップ内にポップコーン／バースト・ノイズが発生する場合があります。ウエハー製造ではポップコーン・ノイズ源を低減するためにこれまで多大な努力がなされてきましたが、このノイズを完全に除去することはできていません。本書の趣旨に基づき、これ以上ポップコーン・ノイズの分析は行いません。

ノイズ源の和

ノイズ源が無相関であれば（あるノイズ信号が別のノイズ信号に変換できない場合）、全ノイズは算術和ではなくそれらの平方和の平方根として求められます。

ここで、
V_ni, TOTAL は全入力換算ノイズ（RTI）、
e_n は入力換算電圧ノイズ、
i_n は入力換算電流ノイズ、
R_S はアンプと等価のノイズ源または入力抵抗、
V_n (R_EX) は、外部回路の電圧ノイズです。

特記事項：

• 非反転入力の抵抗でジョンソン・ノイズが発生し、この抵抗で電流ノイズが電圧ノイズに変換されます。
• 帰還抵抗のジョンソン・ノイズは、高抵抗回路では大きなノイズの要因になります。

図3 は、式5 を視覚的に表すために、ピタゴラスの定理を使ったベクトル和として示しています。

ノイズ・ゲイン

前述したノイズは、アンプ回路の入力換算（RTI）ノイズに分類できます。アンプ回路出力の全ノイズを計算するには、全入力換算ノイズ量にアンプ回路のノイズ・ゲインを乗算します。ノイズ・ゲインは入力換算ノイズに対するアンプ回路のゲインであり、一般的にアンプ回路の安定性を判断するために使用されます。

ノイズ・ゲインの計算を簡単にするために、図4 に示すように、図1 の簡易アンプ・モデルは図4 中の1 つの総RTI ノイズ源（V_{ni, TOTAL}）にまとめることができます。一般的に全RTI ノイズをひとまとめにしてアンプの非反転入力へ入力する方法をとります。

ここで、
V_{no, TOTAL} は全出力換算（RTO）ノイズ、
V_{ni, TOTAL} は全入力換算（RTI）ノイズです。

ここで、
G_N はノイズ・ゲイン、
R₁ はフィードバック回路の等価インピーダンス、
R₂ はゲイン設定等価インピーダンスです。

ノイズ・ゲインと信号ゲインが同じにならない場合があります（図5 を参照）。なおクローズド・ループ帯域幅を求めるときは、ゲイン帯域幅積（またはユニティ・ゲイン周波数）をアンプ回路のノイズ・ゲインで除算します。

ケース1：非反転回路構成では、信号ゲインとノイズ・ゲインはいずれも1 + R₁/R₂ となります。

ケース2：反転回路構成では信号ゲインが−(R₁/R₂)となりますが、ノイズ・ゲインは1 + R₁/R₂のままです。

低ノイズ・オペアンプの選択

内部抵抗をもつ信号源でオペアンプを駆動する場合、入力等価ノイズは、アンプの電圧ノイズ、信号源抵抗によって生成される電圧、および信号源のインピーダンスを通るアンプ自体の電流ノイズに起因する電圧、これらの平方和の平方根となります。

この信号源抵抗が極めて低い場合、信号源抵抗によって生成されるノイズとアンプ電流ノイズの全体への寄与度はごくわずかです。この場合、実質的な入力ノイズはオペアンプの電圧ノイズのみです。

信号源抵抗が大きい場合、そのジョンソン・ノイズが、オペアンプ電圧ノイズと、電流ノイズで生じるノイズ電圧成分の両方よりも優勢になる場合があります。しかし、次の点に注意してください。ジョンソン・ノイズは抵抗値の平方根で増大するだけであるのに対し、電流ノイズにより生じるノイズ電圧成分は入力インピーダンスに正比例します。そのため入力回路側のインピーダンスがかなり高い値であれば、アンプの電流ノイズのほうが必ず優勢になります。アンプの電圧ノイズや電流ノイズのレベルが充分に大きい場合には、入力側の抵抗の値によらずジョンソン・ノイズが支配的となるようなことはあり得ません。

アンプを選択するとき、信号源抵抗に比べてアンプで生じるノイズが無視できるかどうかの判断には、オペアンプの性能指標（R_S, _OP）が使えます。これはアンプのノイズ仕様を基に計算できます。

ここで、
e_n は入力換算電圧ノイズ、
i_n は入力換算電流ノイズです。

図6 は、1kHz におけるR_S, _OP 対アナログ・デバイセズの高電源電圧（44V まで）オペアンプの電圧ノイズ密度を比較したものです。斜めの線は信号源抵抗により生じるジョンソン・ノイズを示しています。

オペアンプのデータシート上の数値から目的の周波数に対して、同様のグラフを作成できます（図8 を参照）。例えば、AD8599の入力換算電圧ノイズは1.07nV/√Hz、入力換算電流ノイズは2.3pA/√Hz（1kHz）です。R_S, _OP は、約465Ω（1kHz）です。また、次の点に注意してください。

• このデバイスのジョンソン・ノイズは、約69.6Ω の信号源抵抗と同じになります（図6 を参照）。
• 約465Ω を上回る信号源抵抗の場合、アンプの電流ノイズによって生じるノイズ電圧は信号源抵抗によるノイズ電圧を上回ります。アンプの電流ノイズが支配的なノイズ源になります。

グラフを使用するときは（図7 を参照）、ステップ1～4 の手順を実行します。

1. 一般に、信号源の抵抗値（センサーのインピーダンスなど）はわかっています。抵抗値がわからないときは、周辺または前段の回路部品からそれを計算します。
2. 信号源抵抗値（1kΩ など）により、ジョンソン・ノイズのライン上での点を定めます。
3. ステップ2 で定めたポイントから右側に水平線を引きます。
4. ステップ2 で定めたポイントから左下方向に線を引きます。これを行うときは、1 ディケード（1:10）の抵抗比あたり電圧ノイズが1 ディケード低減するようにします。

図7 のライン下の右側の領域（灰色で表示されている）に含まれるアンプは、低ノイズ設計に適したオペアンプです。

図7 の例の場合、低ノイズ設計に適したデバイスは、AD8597、AD8599、AD797、ADA4075-2、ADA4004、OP270、OP27/OP37、AD743/AD745およびOP184 です。

結論

低ノイズ設計においてアンプのノイズ性能を評価するときは、潜在的なノイズ源をすべて考慮する必要があります。

オペアンプにおけるノイズの種類ごとの影響度は、信号源抵抗に対し次のように依存します。

• R_S >> R_S, _OP：入力換算電流ノイズが優勢
• R_S = R_S, _OP：アンプ・ノイズと抵抗ノイズが等しい
• R_S << _{RS, OP}：入力換算電圧ノイズが優勢

また以下にまとめた手順で、干渉信号を低減あるいは除去させます。

• 寄生成分を低減するためのレイアウト技術を適用する
• デジタルとアナログ・グラウンドのアイソレーションなどのグラウンド技術を適用する
• 適切なシールド

抵抗により生じているノイズ源には次のことを行います。

• 帯域幅を必要な範囲に制限
• 抵抗値を可能な限り低減
• バルクの金属箔抵抗、巻線抵抗、金属皮膜抵抗などの低ノイズ抵抗を使用
• ノイズ源となる抵抗を減らせる場合は、その数を減らします。
• 本書に記載した条件と、図8 および図9 を利用して、アナログ・デバイセズの低ノイズ・アンプを選択してください。

ノイズの詳細については、関連記事の「Noise Optimization in Sensor Signal Conditioning Circuit 」（http://www.analog.com/noiseoptimization）を参照してください。

参考資料

Analog Devices, Inc., AN-280 Application Note Mixed Signal Circuit Techniques.

Barrow, J., and Paul Brokaw.1989.“Grounding for Low- and High-Frequency Circuits.”Analog Dialogue.Analog Devices, Inc. (23-3).

Bennett, W. R. 1960.Electrical Noise.New York: McGraw-Hill.

Bowers, Derek F. 1989.“Minimizing Noise in Analog Bipolar Circuit Design.”IEEE Press.

Brockman, Don and Arnold Williams.AN-214 Application Note Ground Rules for High-Speed Circuits.Analog Devices, Inc.

Brokaw, Paul.2000.AN-202 Application Note An IC Amplifier User’s Guide to Decoupling, Grounding, and Making Things Go Right for a Change.Analog Devices, Inc. (February).

Brokaw, Paul and Jeff Barrow.AN-345 Application Note Grounding for Low- and High-Frequency Circuits.Analog Devices, Inc.

Bryant, James Bryant and Lew Counts.1990.“Op Amp Issues–Noise ” Analog Dialogue.Analog Devices Inc. (24–2).

Freeman, J. J. 1958.Principles of Noise.New York: John Wiley & Sons, Inc.

Gupta, Madhu S., ed., 1977.Electrical Noise: Fundamentals & Sources.New York: IEEE Press.Collection of classical reprints.

Hernik, Yuval and Belman, Michael. Linearity and Noise Capabilities of Ultra High Precision Bulk Metal^® Foil Resistors. Vishay Intertechnology, Inc.(February 2010).

Johnson, J. B. 1928.“Thermal Agitation of Electricity in Conductors” (Physical Review 32): 97–109.

Motchenbacher, C. D., and J. A. Connelly.1993.Low-Noise Electronic Design.New York: John Wiley & Sons, Inc.

Nyquist, H. 1928.“Thermal Agitation of Electric Charge in Conductors” (Physical Review 32): 110–113.

Rice, S.O.1944.“Math Analysis for Random Noise” Bell System Technical Journal (July): 282–332.

Rich, Alan.1982.“Understanding Interference-Type Noise.”Analog Dialogue.Analog Devices Inc., (16–3).

Rich, Alan.1983.“Shielding and Guarding.”Analog Dialogue.Analog Devices Inc. (17–1).

Ryan, Al and Tim Scranton.1984.“DC Amplifier Noise Revisited.”Analog Dialogue.Analog Devices, Inc., (18–1).

Schottky, W. 1926.“Small-Shot Effect and Flicker Effect.”(Phys.Rev. 28): 74–103.

Van Der Ziel, A. 1954.Noise.Englewood Cliffs, NJ: Prentice-Hall, Inc.

Vishay Intertechnology, Inc. AN0003 Application Note Audio Noise Reduction Through the Use of Bulk Metal^® Foil Resistors-“Hear the Difference”.