お探しの製品ではありませんか
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
その他のサポート
よく聞かれる質問(FAQ)
特長
- JESD204Aにコード化されるシリアル・デジタル出力
- SNR=73.7dBFS@70MHz / 80MSPS
- SNR=72.8dBFS@70HMz / 155MSPS
- SFDR=94dBc@70MHz / 80MSPS
- SFDR=90dBc@70MHz / 155MSPS
- 低消費電力:80MSPSで238mW、155MSPSで313mW
- 1.8V電源動作
- 入力クロック分周器(1~8分周)を内蔵
- IFサンプリング周波数:250MHzまで
- 入力ノイズ:-148.6dBFS/Hz@AIN=180MHz/80MSPS
- ADC用プログラマブル電圧リファレンスを内蔵
- 詳細はデータシートをご参照ください。
AD9641は、14ビット、80MSPS / 155MSPSのA/Dコンバータ(ADC)で、高速シリアル出力インターフェースを備えています。AD9641は、高性能に低価格、小型、多機能を必要とされる通信アプリケーションをサポートするように設計されています。JESD204Aの高速シリアル・インターフェースは、ボード上の必要経路を削減し、通常受信用デバイスに必要とされているよりも少ないピン数を実現します。
ADC コアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。ADCは、ユーザー選択可能な、多様な入力範囲をサポートする広帯域、差動サンプル・アンド・ホールド・アナログ入力アンプを備えています。リファレンス電圧を内蔵しているためデザインが容易です。デューティ・サイクル・スタビライザ(DCS)は、ADCへのクロック・デューティ・サイクルの変動を補償して、コンバータの優れた性能を維持します。
このADCの出力データは直接JESD204Aシリアル出力ポートに導かれます。この出力はCML電圧レベルとなっています。CMOSまたはLVDS同期用入力(DSYNC)が提供されます。
柔軟なパワーダウン・オプションは、必要に応じて大幅な省電力を可能にします。
セットアップと制御は、3線のSPI互換シリアル・インターフェースを介して行います。
AD9641は、32ピンLFCSPパッケージを採用し、-40℃~+85℃の標準工業用温度範囲にわたって仕様規定されています。
アプリケーション
- 通信関連
- ダイバーシティー無線システム
- マルチモード・デジタル・レシーバ(3G)、
GSM、EDGE、WCDMA、LTE、CDMA2000、WiMAX、TD-SCDMA - スマート・アンテナ・システム
- 汎用ソフトウェア無線
- ブロードバンド・データ・アプリケーション
- 超音波装置
製品のハイライト
- 内蔵PLLは、ADC用サンプリング・クロックを提供します。PLLは、ADCのサンプリング・クロックからJESD204Aに対応するデータ・レート・クロックを作るために逓倍します。
- 構成可能なJESD204A出力ブロックは、最大1.6Gbpsをサポートするデータ・レートのコード化が可能です。
- 独自の差動入力により、最大250MHzまでの入力周波数で優れたSNR性能を維持。
- 1.8V単電源で動作
- 標準シリアル・インターフェース(SPI)は、製品の数々の機能、データ・フォーマット(オフセットバイナリ、2の補数またはグレイ・コード)、クロック・デューティ・サイクル・スタビライザの有効化、パワーダウン、テスト・モード、電圧リファレンス・モード、シリアル出力構成など、をサポートします。
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
その他のサポート
よく聞かれる質問(FAQ)
{{modalTitle}}
{{modalDescription}}
{{dropdownTitle}}
- {{defaultSelectedText}} {{#each projectNames}}
- {{name}} {{/each}} {{#if newProjectText}}
- {{newProjectText}} {{/if}}
{{newProjectTitle}}
{{projectNameErrorText}}
AD9641
資料
Filters
1つが該当
データシート
1
アプリケーション・ノート
21
969 kB
HTML
HTML
HTML
HTML
HTML
HTML
ユーザ・ガイド
2
4934 kB
技術記事
1
URL
よく聞かれる質問
1
HTML
利用上の注意
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。
なお、日本語版のデータシートは基本的に「Rev.0」(リビジョン0)で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」(Rev.G)と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
ドキュメント
データシート 1
ユーザ・ガイド 1
アプリケーション・ノート 8
技術記事 1
よく聞かれる質問 1
製品モデル | ピン/パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
---|---|---|---|
AD9641BCPZ-155 | 32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP) |
|
|
AD9641BCPZ-80 | 32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP) |
|
|
AD9641BCPZRL7-155 | 32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP) |
|
|
AD9641BCPZRL7-80 | 32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP) |
|
- AD9641BCPZ-155
- ピン/パッケージ図
- 32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP)
- 資料
- HTML Material Declaration
- HTML Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
- Ultra Librarian
- SamacSys
- AD9641BCPZ-80
- ピン/パッケージ図
- 32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP)
- 資料
- HTML Material Declaration
- HTML Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
- Ultra Librarian
- SamacSys
- AD9641BCPZRL7-155
- ピン/パッケージ図
- 32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP)
- 資料
- HTML Material Declaration
- HTML Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
- Ultra Librarian
- SamacSys
- AD9641BCPZRL7-80
- ピン/パッケージ図
- 32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP)
- 資料
- HTML Material Declaration
- HTML Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
- Ultra Librarian
- SamacSys
ソフトウェアおよび製品のエコシステム
製品モデル | 製品ライフサイクル | 詳細 | ||
---|---|---|---|---|
クロック生成デバイス3 |
||||
新規設計に推奨 |
クロック分配器、1.2 GHz、PLL内蔵、分周器内蔵、遅延調整、8出力 |
|||
新規設計に推奨 |
クロック分配器、800MHz、PLL内蔵、分周器内蔵、遅延調整、5出力 |
|||
新規設計に推奨 |
クロック分配IC、1.2GHz、2つの1.6GHz入力、分周器/遅延調整内蔵、5出力 |
|||
クロック分配器 (クロック・ディストリビューション)3 |
||||
新規設計に推奨 |
クロック分配IC、800 MHz、分周機能、遅延調整機能、3出力 |
|||
新規設計に推奨 |
クロック分配IC、1.6GHz、分周器、遅延調整、3出力 |
|||
新規設計に推奨 |
1.6 GHZクロック分配IC、ドライバ、遅延調整、2出力 |
|||
シングルエンド入力差動出力アンプ2 |
||||
新規設計に推奨 |
ADCドライバ、超低歪み、差動(シングル) |
|||
新規設計に推奨 |
ADCドライバ、差動、超低歪み、シングル |
|||
デジタル制御VGA2 |
||||
製造中 |
VGA、IF段、超低歪み |
|||
製造中 |
可変ゲイン・アンプ、デジタル制御、750MHz |
|||
完全差動アンプ2 |
||||
新規設計に推奨 |
RF/IF用差動アンプ、超低歪み、2.9GHz |
|||
新規設計に推奨 |
RF/IF用差動アンプ、超低歪み、3.3 GHz |
必要なソフトウェア/ドライバが見つかりませんか?
ドライバ/ソフトウェアをリクエスト評価用キット 1
EVAL-AD9641
AD9641 Evaluation Board
製品の詳細