ADRF6820
过期695 MHz 至 2700 MHz 正交解调器，集成小数N分频PLL和VCO
概述
- 集成小数N分频PLL的I/Q解调器
- RF输入频率范围： 695 MHz至2,700 MHz
- 内部LO频率范围： 356.25 MHz至2,850 MHz
- 内部LO频率范围： 356.25 MHz至2,850 MHz
- 输入IP3： 35 dBm (1900 MHz RF)
- 可编程HD3/IP3调整
- 单刀双掷(SPDT) RF输入开关
- RF数字步进衰减范围： 0 dB至15 dB
- 集成式RF可调谐巴伦，用于单端50 Ω输入
- 多核集成式VCO
- 解调1 dB带宽： 600 MHz
- 4个可选基带增益和带宽模式
- 数字可编程LO相位失调和直流零点
- 可通过三线式串行端口接口(SPI)进行编程
- 40引脚、6 mm x 6 mm LFCSP封装
ADRF6820是一款高度集成的解调器和频率合成器，非常适合用于下一代通信系统中。该器件功能丰富，内置一个高线性度宽带I/Q解调器、一个集成式小数N分频锁相环(PLL)，以及一个低相位噪声多核压控振荡器(VCO)。此外，ADRF6820还集成了2:1 RF开关、一个片内可调谐RF巴伦、一个可编程RF衰减器和两个低压差(LDO)稳压器。该高度集成的器件适用于6 mm x6 mm小尺寸解决方案。
高度隔离的2:1 RF开关和片内可调谐RF巴伦使ADRF6820支持两个单端50 Ω端接RF输入。可编程衰减器确保高线性度解调器内核具有较佳的差分RF输入电平。集成式衰减器提供的衰减范围为0 dB至15 dB，步进为1 dB。
ADRF6820提供两种备用方式产生差分本振(LO)输入信号： 从外部通过高频低相位噪声LO信号产生，或从内部通过片内小数N分频频率合成器。集成式频率合成器的连续LO覆盖范围为356.25 MHz至2850 MHz。由于基准频率值在传递至鉴频鉴相器(PFD)之前能够通过除法或乘法模块将其增加或减少至期望值，因此PPL基准电压源输入可支持较宽的频率范围。
选定后，内部小数N分频频率合成器的输出施加到2分频正交分相器。1× LO信号可从外部LO路径施加到内置的多相滤波器，或者2分频正交分相器采用2× LO信号产生正交LO输入信号，用于混频器。
ADRF6820采用先进的硅锗BiCMOS工艺制造，采用符合RoHS标准的40引脚、6 mm x 6 mm LFCSP封装，配有裸露焊盘。其额定温度范围为40℃至+85℃。
应用
- 蜂窝W-CDMA/GSM/LTE
- 数字预失真(DPD)接收器
- 微波点对点无线电
参考资料
数据手册 1
用户手册 1
产品选型指南 1
模拟对话 1
这是最新版本的数据手册
软件资源
Evaluation Software 1
ADRF6820 Evaluation Board Software
找不到您所需的软件或驱动?
硬件生态系统
| 部分模型 | 产品周期 | 描述 |
|---|---|---|
| 差分放大器 1 | ||
| ADL5566 | 推荐用于新设计 | 4.5 GHz 超高动态范围双通道差分放大器 |
| 可变增益放大器(VGA) 1 | ||
| ADL5202 | 过期 | 宽动态范围、高速、数字控制VGA |
| 模数转换器(ADC) 4 | ||
| AD9434 | 推荐用于新设计 | 12位、370 MSPS/500 MSPS、1.8 V模数转换器 |
| AD9250 | 推荐用于新设计 | 14位、170 MSPS/250 MSPS、JESD204B、双通道模数转换器 |
| AD9641 | 推荐用于新设计 | 14位、80 MSPS/155 MSPS、1.8 V串行输出模数转换器(ADC) |
| AD9634 | 推荐用于新设计 | 12位、170 MSPS/210 MSPS/250 MSPS、1.8 V模数转换器 |
工具及仿真模型
ADIsimRF
ADIsimRF是一款简单易用的RF信号链计算工具。可以计算和导出多达50级的信号链级联增益、噪声、失真和功耗并绘制其曲线。ADIsimRF还包括丰富的ADI射频和混合信号元件的器件模型数据库。
打开工具S-参数 1
评估套件
ADRF6820 评估板
资料
软件
最新评论
需要发起讨论吗？ 没有关于 ADRF6820的相关讨论？是否需要发起讨论？
在EngineerZone®上发起讨论