不是您想寻找的产品?
提问
在下面提交您的问题,我们将从 ADI 的知识库中给出最佳答案:
您可以在其他地方找到帮助
特性
- JESD204A 编码串行数字输出
- 信噪比(SNR):73.7 dBFS(70 MHz、80MSPS)
- 信噪比(SNR):72.8 dBFS(70 MHz、155MSPS)
- 无杂散动态范围(SFDR):94 dBc(70 MHz、80 MSPS)
- 无杂散动态范围(SFDR):90 dBc(70 MHz、155 MSPS)低功耗:238 mW(80 MSPS、1.8 V电源供电)
- 低功耗:238 mW(80 MSPS)、313mW(155 MSPS)
- 1.8 V电源供电
- 1至8整数输入时钟分频器
- 中频采样频率达250 MHz
- 欲了解更多特性,请参考数据手册
这款ADC内核采用多级、差分流水线架构,并集成了输出纠错逻辑。该ADC具有宽带宽、差分采样保持模拟输入放大器,支持用户可选的各种输入范围。集成基准电压源可简化设计。占空比稳定器(DCS)可用来补偿ADC时钟占空比的波动,使转换器保持出色的性能。
ADC输出数据直接送至JESD204A串行输出端口。该输出处于CML电平。该器件提供CMOS或LVDS同步输入(DSYNC)。
需要时,灵活的掉电选项可以明显降低功耗。
设置与控制的编程利用三线式SPI兼容型串行接口来完成。
AD9641采用32引脚LFCSP封装,额定温度范围为−40°C至+85°C工业温度范围。
应用
- 通信 - 分集无线电系统q - 多模式数字接收机(3G与4G)
GSM、EDGE、W-CDMA、LTE、
CDMA2000、WiMAX、TD-SCDMA
- 智能天线系统
- 通用软件无线电
- 宽带数据应用
- 超声设备
产品特色
1.用户可利用片内PLL提供一个ADC采样时钟。PLL将ADC采样时钟倍增以产生相应的JESD204A数据速率时钟。
2.可配置的JESD204A输出模块支持最高达1.6 Gbps的编码数据速率。
3.取得专利的差分输入在最高至250 MHz的输入频率下仍保持出色的信噪比(SNR)性能。
4.采用1.8 V单电源供电。
5.标准串行端口接口(SPI)支持各种产品特性和功能,例如:数据格式化(偏移二进制、二进制补码或格雷码)、时钟DCS控制、掉电模式、测试模式、基准电压模式和串行输出配置等。
提问
在下面提交您的问题,我们将从 ADI 的知识库中给出最佳答案:
您可以在其他地方找到帮助
{{modalTitle}}
{{modalDescription}}
{{dropdownTitle}}
- {{defaultSelectedText}} {{#each projectNames}}
- {{name}} {{/each}} {{#if newProjectText}}
- {{newProjectText}} {{/if}}
{{newProjectTitle}}
{{projectNameErrorText}}
AD9641
文档
筛查
1 应用
数据手册
1
应用笔记
22
969 kB
HTML
HTML
HTML
HTML
HTML
HTML
用户手册
2
4934 kB
技术文章
1
URL
产品技术资料帮助
ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许,也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。
参考资料
数据手册 1
用户手册 1
应用笔记 9
技术文章 1
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号,脚注和 3D模型 |
---|---|---|---|
AD9641BCPZ-155 | 32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP) |
|
|
AD9641BCPZ-80 | 32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP) |
|
|
AD9641BCPZRL7-155 | 32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP) |
|
|
AD9641BCPZRL7-80 | 32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP) |
|
- AD9641BCPZ-155
- 引脚/封装图-中文版
- 32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP)
- 文档
- HTML Material Declaration
- HTML Reliablity Data
- CAD 符号,脚注和 3D模型
- Ultra Librarian
- SamacSys
- AD9641BCPZ-80
- 引脚/封装图-中文版
- 32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP)
- 文档
- HTML Material Declaration
- HTML Reliablity Data
- CAD 符号,脚注和 3D模型
- Ultra Librarian
- SamacSys
- AD9641BCPZRL7-155
- 引脚/封装图-中文版
- 32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP)
- 文档
- HTML Material Declaration
- HTML Reliablity Data
- CAD 符号,脚注和 3D模型
- Ultra Librarian
- SamacSys
- AD9641BCPZRL7-80
- 引脚/封装图-中文版
- 32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP)
- 文档
- HTML Material Declaration
- HTML Reliablity Data
- CAD 符号,脚注和 3D模型
- Ultra Librarian
- SamacSys
软件和型号相关生态系统
部分模型 | 产品周期 | 描述 | ||
---|---|---|---|---|
单端转差分放大器2 |
||||
推荐新设计使用 |
超低失真差分ADC驱动器(单通道) |
|||
推荐新设计使用 |
超低失真差分ADC驱动器(单通道) |
|||
全差分放大器2 |
||||
推荐新设计使用 |
2.9 GHz超低失真射频/中频差分放大器 |
|||
推荐新设计使用 |
2.6GHz 超低失真RF/IF差分放大器 |
|||
时钟产生器件3 |
||||
推荐新设计使用 |
1.2 GHz时钟分配IC,PLL内核,分频器,延迟调整,8路输出 |
|||
推荐新设计使用 |
1.2 GHz时钟分配IC,PLL内核,分频器,延迟调整,5路输出 |
|||
推荐新设计使用 |
1.2 GHz时钟分配IC、2路1.6 GHz输入、分频器、延迟调整、5路输出 |
|||
时钟分配器件3 |
||||
推荐新设计使用 |
800 MHz时钟分配IC,分频器,延迟调整,三路输出 |
|||
推荐新设计使用 |
1.6 GHz时钟分配IC、分频器、延迟调整、3路输出 |
|||
推荐新设计使用 |
1.6 GHz时钟分配IC,分频器,延迟调整,两路输出 |
|||
数字控制VGA2 |
||||
量产 |
超低失真IF VGA |
|||
量产 |
750 MHz 数字控制式可变增益放大器 |
找不到您所需的软件或驱动?
申请驱动/软件评估套件 1
EVAL-AD9641
AD9641 评估板
产品详情
资料