不是您想寻找的产品？
提问
在下面提交您的问题，我们将从 ADI 的知识库中给出最佳答案:
搜索
您可以在其他地方找到帮助
特性
- 1.8 V模拟电源供电
- 1.8 V CMOS或LVDS输出
- 信噪比(SNR)：71.2 dBFs (70 MHz)
- 无杂散动态范围(SFDR)：93 dBc (70 MHz)
- 低功耗： 每通道101 mW(125 MSPS)
- 差分模拟输入、650 MHz带宽
- IF采样频率达 200 MHz
- 中频采样频率达200 MHz
- 片内基准电压源和采样保持电路
- 2 V p-p差分模拟输入
- DNL = ±0.25 LSB
- 欲了解更多特性，请参考数据手册
.svg?rev=fd385c90e2cf4716ae9a8c8d20e6b8e3&la=zh&h=24&w=24&hash=7CDDC996281D9E966D391D97E93C6727){kind=icon}
AD9628是一款单芯片、双通道、12位、125/105 MSPS模数转换器(ADC)，采用1.8V电源供电，内置高性能采样保持电路和片内基准电压源。
该产品采用多级差分流水线架构，内置输出纠错逻辑，在125 MSPS数据速率时可提供12位精度，并保证在整个工作温度范围内无失码。
该ADC内置多种功能特性，可使器件的灵活性达到最佳、系统成本最低，例如可编程时钟与数据对准、生成可编程数字测试码等。可获得的数字测试码包括内置固定码和伪随机码，以及通过串行端口接口(SPI)输入的用户自定义测试码。
采用一个差分时钟输入来控制所有内部转换周期。可选的占空比稳定器(DCS)用来补偿较大的时钟占空比波动，同时保持出色的ADC总体性能。
数字输出数据格式为偏移二进制、格雷码或二进制补码。每个ADC通道均有一个数据输出时钟(DCO)，用来确保接收逻辑具有正确的锁存时序。支持1.8 V CMOS或LVDS输出逻辑电平。输出数据也可以多路复用到一条输出总线。
AD9628采用64引脚LFCSP封装，符合RoHS标准，额定温度范围为−40°C至+85°C工业温度范围。该产品受美国专利保护。
应用
- 通信
- 分集无线电系统
- 多模式数字接收机GSM、EDGE、W-CDMA、LTE、CDMA2000、WiMAX、TD-SCDMA
- I/Q解调系统
- 智能天线系统
- 宽带数据应用
- 电池供电仪表
- 手持式示波器
- 便携式医疗成像
- 超声
- 雷达/LIDAR
产品聚焦
- AD9628采用1.8 V单模拟电源供电，数字输出驱动器采用独立的电源供电，支持1.8 V CMOS或LVDS逻辑系列。
- 取得专利的采样保持电路在最高200 MHz的输入频率下仍保持出色的性能，而且成本低、功耗低、易于使用。
- 标准串行端口接口(SPI)支持各种产品特性和功能，例如：数据输出格式化、内部时钟分频器、关断模式、DCO/数据时序和失调调整等。
- AD9268采用64引脚LFCSP封装，符合RoHS标准，与16位ADC AD9650/AD9269/AD9268 AD9258/AD9251/AD9648 14位ADC AD9231 12位ADC AD9608/AD9204引脚兼容，因此采样速率为20 MSPS至125 MSPS的10位至16位转换器可轻松实现移植。
提问
在下面提交您的问题，我们将从 ADI 的知识库中给出最佳答案:
搜索
您可以在其他地方找到帮助
{{modalTitle}}
{{modalDescription}}
{{dropdownTitle}}
- {{defaultSelectedText}} {{#each projectNames}}
- {{name}} {{/each}} {{#if newProjectText}}
-
{{newProjectText}}
{{/if}}
{{newProjectTitle}}
{{projectNameErrorText}}
AD9628
文档
筛查
1 应用
-
全部
-
数据手册
-
应用笔记
-
用户手册
-
全部
-
英文
-
中文
-
日文
数据手册
1
应用笔记
33
969 kB
1559 kB
1606 kB
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
用户手册
3
产品技术资料帮助
ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许，也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。
参考资料
数据手册 1
用户手册 2
应用笔记 12
AN-807: 多载波WCDMA的可行性 (Rev.0)
AN-803: 利用引脚兼容高速ADC简化设计任务 (Rev.0)
Multicarrier CDMA2000 Feasibility (Rev.AN-808)
AN-282: 采样数据系统基本原理[中文版] (Rev.A)
AN-878: 高速ADC SPI控制软件[中文版] (Rev.A)
AN-737: 如何用ADIsimADC完成ADC建模 (Rev.B)
AN-756: 系统采样以及时钟相位噪声和抖动的影响[中文版] (Rev.0)
AN-827: 放大器与开关电容ADC接口的匹配方法[中文版] (Rev.0)
AN-835：高速ADC测试和评估
AN-1142:高速ADC PCB布局布线技巧
AN-905: VisualAnalog™转换器评估工具1.0版用户手册
AN-935:ADC 变压器耦合前端设计
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
| 产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号，脚注和 3D模型 |
|---|---|---|---|
| AD9628BCPZ-105 |
64-Lead LFCSP (9mm x 9mm w/ EP)
|
|
|
| AD9628BCPZ-125 |
64-Lead LFCSP (9mm x 9mm w/ EP)
|
|
|
| AD9628BCPZRL7-105 |
64-Lead LFCSP (9mm x 9mm w/ EP)
|
|
|
| AD9628BCPZRL7-125 |
64-Lead LFCSP (9mm x 9mm w/ EP)
|
|
- AD9628BCPZ-105
- 引脚/封装图-中文版
-
64-Lead LFCSP (9mm x 9mm w/ EP)
- 文档
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CAD 符号，脚注和 3D模型
-
Ultra Librarian
-
SamacSys
- AD9628BCPZ-125
- 引脚/封装图-中文版
-
64-Lead LFCSP (9mm x 9mm w/ EP)
- 文档
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CAD 符号，脚注和 3D模型
-
Ultra Librarian
-
SamacSys
- AD9628BCPZRL7-105
- 引脚/封装图-中文版
-
64-Lead LFCSP (9mm x 9mm w/ EP)
- 文档
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CAD 符号，脚注和 3D模型
-
Ultra Librarian
-
SamacSys
- AD9628BCPZRL7-125
- 引脚/封装图-中文版
-
64-Lead LFCSP (9mm x 9mm w/ EP)
- 文档
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CAD 符号，脚注和 3D模型
-
Ultra Librarian
-
SamacSys
根据型号筛选
产品型号
产品生命周期
PCN
2月 1, 2024
- 24_0009
Qualification of alternative Wafer Fab for TSMC 0.18um Mixed Signal CMOS Process
AD9628BCPZ-105
量产
AD9628BCPZ-125
量产
AD9628BCPZRL7-105
量产
AD9628BCPZRL7-125
量产
6月 9, 2021
- 20_0126
Conversion of Select Sizes LFCSP Products from Punched to Sawn and Transfer of Assembly Site to ASE Korea
AD9628BCPZ-105
量产
AD9628BCPZ-125
量产
AD9628BCPZRL7-105
量产
AD9628BCPZRL7-125
量产
根据型号筛选
产品型号
产品生命周期
PCN
2月 1, 2024
- 24_0009
Qualification of alternative Wafer Fab for TSMC 0.18um Mixed Signal CMOS Process
AD9628BCPZ-105
量产
AD9628BCPZ-125
量产
AD9628BCPZRL7-105
量产
AD9628BCPZRL7-125
量产
6月 9, 2021
- 20_0126
Conversion of Select Sizes LFCSP Products from Punched to Sawn and Transfer of Assembly Site to ASE Korea
AD9628BCPZ-105
量产
AD9628BCPZ-125
量产
AD9628BCPZRL7-105
量产
AD9628BCPZRL7-125
量产
软件和型号相关生态系统
| 部分模型 | 产品周期 | 描述 | ||
|---|---|---|---|---|
|
单端转差分放大器2 |
||||
|
推荐新设计使用 |
超低失真电流反馈型ADC驱动器 |
|||
|
推荐新设计使用 |
超低失真差分ADC驱动器（双通道） |
|||
|
全差分放大器1 |
||||
|
推荐新设计使用 |
2.6GHz 超低失真RF/IF差分放大器 |
|||
|
时钟产生器件6 |
||||
|
推荐新设计使用 |
1.2 GHz时钟分配IC，PLL内核，分频器，延迟调整，8路输出 |
|||
|
推荐新设计使用 |
1.2 GHz时钟分配IC，PLL内核，分频器，延迟调整，5路输出 |
|||
|
推荐新设计使用 |
1.2 GHz时钟分配IC、2路1.6 GHz输入、分频器、延迟调整、5路输出 |
|||
|
不推荐用于新设计 |
14路输出、低抖动时钟发生器 |
|||
|
推荐新设计使用 |
低抖动时钟发生器，提供14路LVPECL/LVDS/HSTL输出或29路LVCMOS输出 |
|||
|
不推荐用于新设计 |
6路输出、双环路时钟发生器 |
|||
|
时钟分配器件3 |
||||
|
推荐新设计使用 |
800 MHz时钟分配IC，分频器，延迟调整，三路输出 |
|||
|
推荐新设计使用 |
1.6 GHz时钟分配IC、分频器、延迟调整、3路输出 |
|||
|
推荐新设计使用 |
1.6 GHz时钟分配IC，分频器，延迟调整，两路输出 |
|||
|
数字控制VGA2 |
||||
|
过期 |
宽动态范围、高速、数字控制VGA |
|||
|
推荐新设计使用 |
超低失真IF双通道VGA |
|||
找不到您所需的软件或驱动?
申请驱动/软件评估套件 2
HSC-ADC-EVALCZ
基于FPGA的数据采集套件
产品详情
HSC-ADC-EVALCZ高速转换器评估平台使用基于FPGA的缓冲存储器板，采集来自ADI高速模数转换器(ADC)评估板的数字数据块。该板通过USB端口连接到PC，并与VisualAnalog®软件配合使用来快速评估高速ADC的性能。该评估套件设置简单。所需的额外设备包括ADI高速ADC评估板、信号源和时钟源。一旦连接该套件并上电，PC便立即开始评估。
资料
软件
ZIP
29.79 M
ZIP
ZIP
EVAL-AD9628
AD9628 评估板
产品详情
AD9650、AD9268、AD9258、AD9251、AD9231、AD9204、AD9269和AD6659评估板，提供了在各种模式和配置下运行这些器件所需的全部支持电路。还介绍了用于与这些器件接口的应用软件。
AD9650、AD9268、AD9258、AD9251、AD9231、AD9204、AD9269和AD6659数据手册提供了更多信息，在使用该评估板时应加以参考。所有文档和软件工具可从此处下载：www.analog.com/fifo。欲了解更多信息，或有任何疑问，请发送电子邮件至highspeed.converters@analog.com。
工具及仿真模型 5
Virtual Eval - BETA
MathWorks® 1
IBIS 模型 1
IBIS 模型
S-参数 1
Visual Analog