AD6672

推荐新设计使用

中频接收机

数据手册 (Rev. C) 产品选型表

产品模型: 2

Viewing:

产品详情

11位、250MSPS输出数据速率
NSR禁用时的性能
SNR：66.4 dBFS（最高185 MHz、250 MSPS）
SFDR：87 dBc（最高185 MHz、250 MSPS）
禁用NSR时的性能
SNR：66.4 dBFS（最高185 MHz，250 MSPS）

SFDR：87 dBc（最高185 MHz，250 MSPS）
总功耗：358 mW（250 MSPS）
1.8 V电源电压
LVDS（ANSI-644电平）输出

1至8整数输入时钟分频器（最大输入频率625MHz）
ADC内部基准电压源
灵活的模拟输入范围：1.4 V p-p至2.0 V p-p（标称值1.75 V p-p）
差分模拟输入、350 MHz带宽
串行端口控制
节能的关断模式
用户可配置的内置自测(BIST)功能

参考资料

ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。

产品型号	引脚/封装图-中文版	文档	CAD 符号，脚注和 3D模型
AD6672BCPZ-250	32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP)	Material Declaration Reliablity Data	Ultra Librarian SamacSys
AD6672BCPZRL7-250	32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP)	Material Declaration Reliablity Data	Ultra Librarian SamacSys

这是最新版本的数据手册

软件资源

Evaluation Software 1

JESD204x Frame Mapping Table Generator

The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.

JESD204x Frame Mapping Table Generator

找不到您所需的软件或驱动?

硬件生态系统

部分模型	产品周期	描述
单端转差分放大器 2
ADA4927-1	推荐新设计使用	超低失真电流反馈型ADC驱动器
ADA4938-1	推荐新设计使用	超低失真差分ADC驱动器（单通道）
全差分放大器 1
ADL5562	推荐新设计使用	2.6GHz 超低失真RF/IF差分放大器
时钟产生器件 6
AD9510	推荐新设计使用	1.2 GHz时钟分配IC，PLL内核，分频器，延迟调整，8路输出

AD9511	推荐新设计使用	1.2 GHz时钟分配IC，PLL内核，分频器，延迟调整，5路输出
AD9512	推荐新设计使用	1.2 GHz时钟分配IC、2路1.6 GHz输入、分频器、延迟调整、5路输出
AD9523	不推荐用于新设计	14路输出、低抖动时钟发生器
AD9523-1	推荐新设计使用	低抖动时钟发生器，提供14路LVPECL/LVDS/HSTL输出或29路LVCMOS输出
AD9524	不推荐用于新设计	6路输出、双环路时钟发生器
时钟分配器件 3
AD9513	推荐新设计使用	800 MHz时钟分配IC，分频器，延迟调整，三路输出
AD9514	推荐新设计使用	1.6 GHz时钟分配IC、分频器、延迟调整、3路输出
AD9515	推荐新设计使用	1.6 GHz时钟分配IC，分频器，延迟调整，两路输出
数字控制VGA 2
ADL5202	过期	宽动态范围、高速、数字控制VGA
AD8376	推荐新设计使用	超低失真IF双通道VGA

工具及仿真模型

Virtual Eval - BETA

Virtual Eval是一款网络应用程序，可帮助设计人员评估ADC和DAC产品。利用ADI公司服务器上的详细模型，Virtual Eval在几秒内可仿真关键部件的性能特征。对工作条件（如输入音和外部抖动）以及器件特性（如增益或数字下变频）进行配置。性能特征包括噪声、失真和分辨率、FFT、时序图、频率响应图等。

打开工具

AD6672 IBIS Model 1

AD6672BCPZ (All Speed Grades)

ADC Companion Transport Layer RTL Code Generator Tool

This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.

打开工具

Visual Analog

对于正在选择或评估高速ADC的设计工程师，VisualAnalog™是一个将一组功能强大的仿真和数据分析工具与一个用户友好的图形界面集成在一起的软件包。

打开工具

S-参数 1

AD6672 模拟输入S参数

评估套件

AD9642 评估板

立即购买更多内容

特性和优点

Full featured evaluation board for the AD9642/AD9634/AD6672
SPI interface for setup and control
External or AD9523 clocking option
Balun/transformer or amplifier input drive option
LDO regulator power supply
VisualAnalog and SPI controller software interfaces

产品详情

本页提供AD9642的评估板文档和订购信息。

资料

UG-386: Evaluating the AD9642/AD9634/AD6672 Analog-to-Digital Converters
3293 kB

AD9642/AD9634/AD6672 评估板评估板原理图
89 kB

AD9642 快速入门指南
188 kB

基于FPGA的数据采集套件

立即购买更多内容

特性和优点

64kB FIFO深度
适用于单通道和多通道ADC
与VisualAnalog^®软件配合使用
基于Virtex-4 FPGA
可能需要适配器，才能与某些ADC评估板接口
允许对SPI控制进行编程每个通道的DDR编码速率高达644 MSPS SDR / 800MSPS
每个通道的DDR编码速率

产品详情

HSC-ADC-EVALCZ高速转换器评估平台使用基于FPGA的缓冲存储器板，采集来自ADI高速模数转换器(ADC)评估板的数字数据块。该板通过USB端口连接到PC，并与VisualAnalog^®软件配合使用来快速评估高速ADC的性能。该评估套件设置简单。所需的额外设备包括ADI高速ADC评估板、信号源和时钟源。一旦连接该套件并上电，PC便立即开始评估。