HMC1035
最后购买期限
高性能、+3.3V、25 - 2,500 MHz时钟发生器
- 产品模型
- 2
概述
- 仅适用于3.3 V单电源轨操作
- 输出频率范围： 25 MHz - 2,500 MHz
- 整数或小数N分频模式频率转换
- 可配置LVDS兼容或LVPECL型差分输出
- “电源优先级”和“性能优先级”模式
- <97 fs RMS抖动产生（12 kHz-20 MHz、2,500MHz、典型值）
- -163 dBc/Hz相位噪底可提高ADC/DAC SNR性能（最大输出摆幅电平）
- PLL环路带宽通过外部滤波器可调
- 输出禁用/静音控制
- 锁定检测信号
- 精确频率模式以实现参考频率调谐和0 Hz频率误差
- 40引脚6x6mm SMT封装： 36mm²
HMC1035LP6GE是一款具有小数N分频锁相环(PLL)的低噪声、宽带3.3 V时钟发生器IC，集成了电压控制振荡器(VCO)。 该器件提供频率范围为25 MHz至2500 MHz的差分时钟输出。 HMC1035LP6GE由低噪声鉴相器(PD)和Σ-Δ型调制器组成，工作频率范围高达100 MHz，提供较宽的环路带宽和出色的杂散性能。
HMC1035LP6GE在整个工作范围内提供业界领先的相位噪声和抖动性能，可改善链路级抖动性能、误码率(BER)和眼图指标。 出色的底噪声(<-162 dBc/Hz)使HMC1035LP6GE非常适合各种应用，如高速数据转换器、物理层器件(PHY)、串行器/解串器(SER DES)电路、FPGA和处理器的参考时钟。 HMC1035LP6GE也可用作10G/40G/100G光学模块和应答器的LO，以及10G/40G/100G线路卡、抖动衰减和频率转换的主参考时钟。
HMC1035LP6GE的差分输出可设置为用于LVPECL操作的外部端接，或用于LVDS兼容模式或LVPECL操作的内部端接。 此外，输出摆幅调整使该器件能够灵活满足各种信号电平要求。 该输出可内部端接以减少器件数并降低成本，或可采用标准LVPECL端接方法实现外部端接。 用户利用输出静音功能可关闭输出，如板测试或调试的需求。 LVPECL/LVDS、振幅选择和输出静音功能均采用可编程SPI串行编程。
HMC1035LP6GE设计用于选择电源优先级或性能优先级模式。 电源优先级设置可降低器件功耗，而性能优先级设置可提高抖动和相位噪声性能。
24位Σ-Δ型调制器进一步增强了Hittite的精确频率模式，用户能够在很多应用中产生误差为0 Hz的输出频率。
应用
- 10G/40G/100G光学模块、应答器、线路卡
- OTN和SONET /SDH应用
- 数据转换器、采样时钟产生
- 蜂窝/4G基础设施
- 高频处理器/FPGA时钟
- 任何频率时钟速率产生应用
- 替代低抖动SAW振荡器
- 替代DDS
- 频率转换
- 频率裕量微调
参考资料
数据手册 1
应用笔记 4
质量文档 3
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
| 产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号，脚注和 3D模型 |
|---|---|---|---|
| HMC1035LP6GE | 40-Lead QFN (6mm x 6mm w/ EP) | ||
| HMC1035LP6GETR | 40-Lead QFN (6mm x 6mm w/ EP) |
| 产品型号 | 产品生命周期 | PCN |
|---|---|---|
|
7月 28, 2022 - 22_0023 Product Discontinuance for Select Analog Devices Parts (ADFXXXX, HMCXXX) |
||
| HMC1035LP6GE | ||
| HMC1035LP6GETR | ||
这是最新版本的数据手册
软件资源
找不到您所需的软件或驱动?
申请驱动/软件硬件生态系统
评估套件
HMC1035LP6G 评估板
资料
软件
最新评论
需要发起讨论吗？ 没有关于 HMC1035的相关讨论？是否需要发起讨论？
在EngineerZone®上发起讨论