16チャンネルのデモ用ボードを使用し、マルチチャンネルのシステムにおける位相ノイズのモデルの有用性を実証する

概要

本稿では、大規模なマルチチャンネル・システムの位相ノイズを予測するための体系的なアプローチについて詳しく説明します。また、その予測値とSバンドに対応する16チャンネルのデモ用ボードによる実測値の比較結果も示します。本稿で取り上げる解析的なアプローチは、いくつかの測定結果に基づくものであり、相関ノイズと非相関ノイズの寄与分を推定するために使用できます。わずか数回の測定を行うだけで、広範な条件下における位相ノイズを予測することが可能です。通常、システムを設計する際には、その都度ノイズについて解析を行う必要があります。本稿でもデモ用ボードという特定の設計を例にとりますが、他の設計でも解析の基本として活用できるアプローチを紹介します。そのデモ用ボードについてはいくつかの仮定を行いますが、その仮定はどのような場合に適用できるのか、またシステムが複雑になった場合にはどのようなノイズ項を追加して考えるべきなのかということも明らかにします。なお、本稿で示す内容は、RFシステムにおける位相ノイズの最適化について説明したいくつかの記事の内容に基づいています。それらの記事は、稿末に参考資料1~6として示しました。本稿の中でも、分析に使用する基本原理はどの記事で説明されているのか、必要に応じて明示することにします。

はじめに

あらゆるRFシステムの設計において、位相ノイズは重要な性能指標となります。大規模なマルチチャンネルのRFシステムの例としては、複数のチャンネルを備えるフェーズド・アレイが挙げられます。この種のシステムでは、分散配備したレシーバーとトランスミッタをコヒーレントに結合し、アレイのレベルにおけるダイナミック・レンジを高めます。その設計においては、システム内の相関のあるノイズ項と相関のないノイズ項の両方を考慮することが課題になります。本稿では、16チャンネルのデモ用ボード(RFシステム)を例にとり、その位相ノイズを推定するための体系的なアプローチを紹介します。システム技術者の中には、大規模なシステムのノイズ性能を推定するための解析方法を模索している方もいるでしょう。そうした方にとっては、本稿で示す事柄が非常に役に立つはずです。

フェーズド・アレイ内の信号には、チャンネル間で相関のあるノイズ項(相関ノイズ)と、チャンネル間で相関のないノイズ項(非相関ノイズ)の両方が含まれています。分散配備されたコンポーネントの付加ノイズには相関はありません。しかし、分散配備されたコンポーネントで共有する信号からは、相関を持つノイズ成分が発生します。ここでの課題は、アーキテクチャに含まれる相関ノイズの項をいかに迅速に可視化するかということです。局部発振信号(LO)や、クロック、電源など、共通のものや共有されるものは、チャンネル間で相関ノイズの発生源になる可能性があります。システムが複雑化するにつれて、相関ノイズを追跡するのは非常に煩雑な作業になります。求められるのは、相関ノイズの要因を迅速に特定することが可能な直感的な方法です。その方法は、次世代のシステムを構築するシステム技術者にとって非常に役に立つものになるでしょう。後述しますが、そうした方法を見いだす上で鍵になる作業は、ノイズの観点からアーキテクチャの図を描き直すことです。

本稿では、Sバンドに対応する16チャンネルのシステムを例にとり、本稿で提案するアプローチの有用性を実証します。様々なチャンネルを組み合わせた条件下で生じる位相ノイズを適切に予測できるモデルを示すことにします。そのモデルに関する重要なポイントの1つは、わずか数回の測定しか必要ないことです。コンポーネントのレベルのシミュレーション結果から、大規模なマルチチャンネル・システムで生じる位相ノイズを高い精度で直接推定するのは容易ではありません。一方、わずか数回の測定によって相関ノイズと非相関ノイズを抽出し、マルチチャンネルの場合の結果を正確に予測できれば非常に便利です。後述しますが、16チャンネルのデモ用ボードで取得した測定値は、1dB以内で予測値に一致します。

図1. 16チャンネルのデモ用ボードのブロック図。このQuad-MxFEは4個のAD9081を搭載しています。各AD9081はRFに対応するDACとADCを4個ずつ搭載しています。つまり、Quad-MxFEは各16系統の送信チャンネルと受信チャンネルを備えています。

図1. 16チャンネルのデモ用ボードのブロック図。このQuad-MxFEは4個のAD9081を搭載しています。各AD9081はRFに対応するDACとADCを4個ずつ搭載しています。つまり、Quad-MxFEは各16系統の送信チャンネルと受信チャンネルを備えています。

相関ノイズと非相関ノイズの加算 

複数の信号が自由空間またはRF処理で結合される場合、各信号のノイズは次式のような形で加算されます。

数式 1

ここで、cは相関係数であり、-1から1の範囲の値をとります。c = -1の場合、ノイズは相殺されます。c = 0の場合には、ノイズには相関がないということになります。c = 1の場合、ノイズには完全な相関があります。

ここでは、原信号をコヒーレントに結合するにあたってキャリブレーションが実施されると仮定します。そうすると、原信号は20logNのレベルで増加します。ここで、Nはチャンネルの数です。相関の有無に応じ、ノイズの大きさは以下に示すようになります。

  • ノイズ項には相関がない(c = 0):この場合、ノイズは10logN の割合で増加します。信号のレベルは 20logN の割合(ノイズより 10logN だけ大きい)で増加するので、S/N比は 10logN の割合で向上します。 
  • ノイズ項に相関がある(c = 1):ノイズも、信号と同じく20logN の割合で増加します。したがって S/N 比は向上しません。これは、分散型システムにとって望ましい結果ではありません。
  • 相関係数の値が負:ノイズ・キャンセル回路では相関係数が負になります。ここでは、式(1)と対応させるためにこの状態についても触れましたが、詳細については割愛します。 

大規模な分散型システムでは、部分的に相関を持つノイズ成分がチャンネル間に存在します。ただ、システムのレベルでノイズをモデル化する場合には、実用的かつ直感的なアプローチを採用することが望ましいと言えるでしょう。

16チャンネルのデモ用ボード

アナログ・デバイセズは、マルチチャンネルの環境で最新の高速データ・コンバータの評価を行えるようにするために、16チャンネルのデモ用ボード(プラットフォーム)を開発しました。そのボードは、SバンドのダイレクトRFサンプリングに対応します。その特徴は、ミックスドシグナル・フロント・エンド(MxFE®)IC「AD9081」を4個搭載している点にあります。AD9081は、RF対応のA/DコンバータとD/Aコンバータを4つずつ内蔵しています。したがって、このデモ用ボードは、各16系統の送信チャンネルと受信チャンネルを備えていることになります。 

4つのMxFEを使用していることにちなんで、このデモ用ボードはQuad-MxFEと名づけられました。図1は、Quad-MxFEのブロック図です。図2にはその外観を示しました。

図2. Quad-MxFEの外観

図2. Quad-MxFEの外観

マルチチャンネル・システムの位相ノイズのモデル

図1のブロック図を見ると、Quad-MxFEの機能の概要がわかります。この図を基に相関ノイズと非相関ノイズの観点からノイズの要因を可視化することは可能でしょうか。その方法は、最初は明確ではないはずです。そこで、ノイズの観点からアーキテクチャの図を描き直して検討することにします。適切な図を描くことで、全チャンネル間に共通なノイズ項、チャンネルのグループ間でのみ相関のあるノイズ項、チャンネル間で完全に非相関なノイズ項を把握できるようになります。図3に示したのが、そのような観点からQuad-MxFEのアーキテクチャを描き直したものです。この図では、ノイズ項を以下に説明する3つのカテゴリーに分けています。

図3. クロックの位相ノイズの観点から図1を描き直したもの

図3. クロックの位相ノイズの観点から図1を描き直したもの

  • クロック・ノイズ:Quad-MxFE には、クロックの構成について複数のオプションが用意されています。位相ノイズのモデルでは、どの構成を使用するのかということを考慮しなければなりません。本稿では、位相ノイズの小さい単一のクロックを全チャンネル間で共通して使用する場合(測定ケース 1)と、分散配備した 4 つのフェーズ・ロック・ループ(PLL)シンセサイザ「ADF4371」を使用して、各 MxFE にクロックを入力する場合(測定ケース 2)について測定を行いました。測定ケース 1 では、16 の結合チャンネルすべてにおいてノイズに相関が現れます。測定ケース 2 では、PLL のノイズは MxFE ごとに相関を持ちますが、MxFE 間には相関は現れません。リファレンスのノイズは、全チャンネル間で相関を持ちます。

  • MxFE ごとの相関ノイズ:MxFE からのノイズであり、MxFE内の各チャンネル間で相関を持ちます。MxFE ごとの相関ノイズには、IC 内で共通の付加ノイズと、IC 内の各チャンネルに共通の電源からの影響が含まれます。
  • チャンネルごとの非相関ノイズ:チャンネルごとに異なるノイズです。例えば、DAC のコアや全アンプの残留位相ノイズなどが含まれます。次に示す式(2)では、この項を TXNoiseと表記しています。

上記のような観点に基づくと、トータルの位相ノイズは次式のように表されます。

数式 2

以下、このボードを使用した測定環境で、式(2)のような簡素なモデルを構築できるようにするための説明を追加しておきます。

  • 電源の影響:電源の位相ノイズの寄与分は、位相ノイズの小さい設計において考慮すべき重要な事柄になる可能性があります。電源のノイズの問題に対処するためのアプローチについては、稿末の参考資料「PSMR の謎を解く―― PSRR とはどう異なるのか? 3」と参考資料「DAC の位相ノイズ性能を改善、極めて精度の高い DDS アプリケーションを実現可能に 4」で説明されています。本稿では、電源の影響は式(2)に含まれているノイズ項の一部だと考えて解析を行います。電源ノイズが IC における位相ノイズの支配的な要因であり、しかもチャンネル間で共有される場合には、その影響は先述した MxFEごとの相関ノイズと同様に相関のあるノイズ項だと考える必要があります。
  • リファレンス発振器のノイズ:大規模なシステムの場合、リファレンス発振器のノイズの寄与分は、稿末の参考資料「LO 信号の位相ノイズをシステム・レベルでモデル化、PLL が分散配備されたフェーズド・アレイの解析が可能に 1」で説明されているように分配する必要があります。本稿で例にとる測定環境では、位相ノイズが非常に小さいリファレンスを使用しました。その位相ノイズは他の要因を十分に下回っているので、トータルのノイズを表す式には盛り込んでいません。

モデル用の情報を取得するための測定

式(2)によって、トータルの位相ノイズのモデルを記述することができました。次の疑問は、「この式で使用するノイズ関連の要因の値をどのようにして求めればよいのか?」というものです。Quad-MxFEを使用する測定環境の場合、以下に示す3つの測定値を使用することで必要な情報を得ることができます。

  • クロック源の絶対位相ノイズ
  • 別の MxFE によって生じるチャンネルの残留位相ノイズ
  • その MxFE によって生じるチャンネルの残留位相ノイズ

図4は、測定に使用した構成を示したものです。図4(b)と図4(c)では、共通のクロック源の影響が相殺された状態で残留ノイズの測定値が得られます。単一のMxFE内の残留位相ノイズを測定する場合、そのMxFE内のチャンネル間の相関ノイズも相殺されます。しかし、MxFE全体の残留位相ノイズを測定する場合には、MxFE内の相関ノイズが測定結果に反映されます。

図4. 測定用の3種の構成。これらを使って位相ノイズのモデル用の情報を取得します。

図4. 測定用の3種の構成。これらを使って位相ノイズのモデル用の情報を取得します。

このアプローチの最後のステップでは、測定結果のデータを式(2)の3つの項に書き換えます。具体的には、以下のような計算を行います。

  1. ClockNoise = [クロックの位相ノイズの測定値(図4(a))] + 20log(FOUT/FCLOCK)
  2. CorrelatedNoisePerMxFE = [MxFE全体の残留位相ノイズ(図4(b))] - [共通のMxFEからの残留位相ノイズ(図4(c))]……この計算では、リニア・スケールの電力値に変換してから減算を行い、再度dB値への変換を行う必要があります。つまり、10log(10[MxFE全体の残留位相ノイズ/10]- 10[共通のMxFEからの残留位相ノイズ/10])という計算を実施します。
  3. TxNoise = [共通のMxFEからの残留位相ノイズ(図4(c))

残留位相ノイズの測定値についてコメントを追加しておきます。測定に使用したハードウェアでは、上記の<2>と<3>のノイズ項も周波数に依存して増減することがわかりました。他の周波数に換算する場合、20log(FOUT/FMEAS)を追加する必要があります。これは、必ずしもすべてのハードウェアに当てはまることではありません。この項については、設計ごとに個別に評価を実施する必要があります。

【測定ケース1】位相ノイズの小さい共通のクロック

まず、Quad-MxFE全体で、周波数が12GHzで低ノイズの単一クロックを使用して測定を行いました。クロック源としてはRohde & SchwarzのRF/マイクロ波信号発生器「SMA100B」を使用しました。同発生器で生成したクロックを、図1に示した外部クロック注入のノードに入力します。送信出力周波数は3.2GHzとします。

測定結果である図5(b)から、MxFE全体の相関ノイズが最も大きく寄与することがわかります。MxFEをシステムに追加すると、このノイズの寄与分は改善され、共通クロックのノイズによって制限されるようになります。ノイズの各要因に対応するカーブの形状では、曲線に沿ってわずか数点を追加するだけでは十分に正確な予測は行えません。そのため、図5(b)のデータを式(2)で直接使用するのが最善な方法であることがわかりました。次に、一連の測定を実行して、このモデルの検証を行いました。図6、図7、図8について吟味するとわかりますが、このモデルを使うことで驚くほど正確に結果を予測することができます。

図5. 測定結果(その1)。すべてのMxFEに対して共通の単一クロックを使用した場合の結果です。(a)は、位相ノイズのモデル用の情報を取得するために行った測定の結果です。(b)はモデルで使用するための計算を行った後の位相ノイズの要因を示したものです。

図5. 測定結果(その1)。すべてのMxFEに対して共通の単一クロックを使用した場合の結果です。(a)は、位相ノイズのモデル用の情報を取得するために行った測定の結果です。(b)はモデルで使用するための計算を行った後の位相ノイズの要因を示したものです。

図6. 測定値と予測値の比較(その1)。3.2GHzにおける16チャンネルの測定値とモデルによる予測値をプロットしています。

図6. 測定値と予測値の比較(その1)。3.2GHzにおける16チャンネルの測定値とモデルによる予測値をプロットしています。

図7. 測定値と予測値の比較(その2)。3.2GHzにおける8チャンネルの測定値とモデルによる予測値を比較しています。2つのプロットの差は、MxFE間で送信チャンネルを共有する方法の違いによるものです。

図7. 測定値と予測値の比較(その2)。3.2GHzにおける8チャンネルの測定値とモデルによる予測値を比較しています。2つのプロットの差は、MxFE間で送信チャンネルを共有する方法の違いによるものです。

図8. 測定値と予測値の比較(その3)。3.2GHzにおける4チャンネルの測定値とモデルによる予測値を比較しています。2つのプロットの差は、MxFE間で送信チャンネルを共有する方法の違いによるものです。

図8. 測定値と予測値の比較(その3)。3.2GHzにおける4チャンネルの測定値とモデルによる予測値を比較しています。2つのプロットの差は、MxFE間で送信チャンネルを共有する方法の違いによるものです。

測定値と予測値の比較結果は注目に値します。ほとんどの例で、予測値と測定値はほぼ一致していることがわかります。一方で、測定値が予測値よりもわずかに悪化しているケースもあります。これについて認識はしていますが、現時点では正確には説明できません。図8(左)のグラフは、指標になり得るものだと言えます。このプロットを拡大すると、予測値は2つの測定結果とはよく一致しており、別の2つの測定結果よりもわずかに高いことがわかりました。MxFEごとの相関ノイズは同等ではなく、それによっていくらかのずれが生じている可能性があります。あるいは、単純化に向けたいくつかの仮定の一部がずれの要因になっているのかもしれません。とはいえ、いずれの測定結果を見ても予測値は非常に妥当であり、この特定の設計に対しては本稿のアプローチが有効であることを確認できたと考えています。 

【測定ケース2】MxFEごとにPLLを分散配備

続いて、図1に示したように、各MxFEに専用のADF4371を用意して測定を行いました。ADF4371は位相ノイズの小さい500MHzのリファレンスに対してロックされ、12GHzのクロックを出力するようにプログラムしました。図9は、モデル用の情報を取得するために使用した測定値とノイズの要因を表しています。

図9. 測定結果(その2)。MxFEごとにPLLを分散配備した場合の結果です。(a)は、位相ノイズのモデル用の情報を取得するために行った測定の結果です。クロック入力源としては、ADF4371を個別に使用しています。(b)は、モデルで使用するための計算を行った後の位相ノイズの要因を示したものです。

図9. 測定結果(その2)。MxFEごとにPLLを分散配備した場合の結果です。(a)は、位相ノイズのモデル用の情報を取得するために行った測定の結果です。クロック入力源としては、ADF4371を個別に使用しています。(b)は、モデルで使用するための計算を行った後の位相ノイズの要因を示したものです。

この例では、PLLが支配的なノイズ源になっています。MxFEによるノイズの要因は、クロックのノイズを十分に下回っています。図10に示すように、トータルのノイズは、分散型システムで使用するPLLの数が多いほど小さく抑えられます。

図10. 測定値と予測値の比較(その4)。3.2GHzにおける測定値とモデルによる予測値を比較しています。各MxFEのクロック源としてはADF4371を使用しました。位相のアラインを行った送信チャンネルを結合した後の結果です。

図10. 測定値と予測値の比較(その4)。3.2GHzにおける測定値とモデルによる予測値を比較しています。各MxFEのクロック源としてはADF4371を使用しました。位相のアラインを行った送信チャンネルを結合した後の結果です。

まとめ

本稿では、マルチチャンネルのシステムの位相ノイズを非常に正確に予測するためのモデルを紹介しました。そのアプローチでは、ノイズ源の観点からシステムのブロック図を描き直すことで、相関のある項と相関のない項を簡単に把握できるようにします。

また、本稿では「実証」という言葉を強調してきました。これは、理論や純粋な論理ではなく、観察や経験によってそのアプローチについて検証したという意味です。位相ノイズの傾向や要因を評価するには、何回かの測定を行い、結果をよく吟味することが重要です。こうしたことを理解しておけば、システムのノイズを体系的に算出することができます。

本稿で使用したデータと式は、ある程度、対象とするハードウェアに固有のものです。また、上述したとおり経験と観察に基づいています。ただ、このアプローチはマルチチャンネルのどのようなシステムにも拡張することができます。例として、より一般化したブロック図を図11として示しました。システムのリファレンス発振器から始め、チャンネルのレベルのハードウェアに加え、クロックとLOが分配される様子を描いています。このようにすることで、大規模なシステムのノイズの要因をより容易に可視化することができます。

図11. 位相ノイズの観点から一般化したフェーズド・アレイのブロック図。どの信号にもノイズ項が含まれています。それらは、アレイ全体に分散しているノイズの成分を合計したものです。この観点からシステムのアーキテクチャを描き直すことにより、システムのレベルで相関ノイズと非相関ノイズを追跡し、より簡単に可視化することができます。設計では、システムのリファレンス発振器から始めて、チャンネルのレベルのハードウェアに加え、クロックとLOの分配方法を描きます。そうすれば、大規模なシステムのノイズの要因をより簡単に可視化することができます。

図11. 位相ノイズの観点から一般化したフェーズド・アレイのブロック図。どの信号にもノイズ項が含まれています。それらは、アレイ全体に分散しているノイズの成分を合計したものです。この観点からシステムのアーキテクチャを描き直すことにより、システムのレベルで相関ノイズと非相関ノイズを追跡し、より簡単に可視化することができます。設計では、システムのリファレンス発振器から始めて、チャンネルのレベルのハードウェアに加え、クロックとLOの分配方法を描きます。そうすれば、大規模なシステムのノイズの要因をより簡単に可視化することができます。

参考資料

1 Peter Delos「LO信号の位相ノイズをシステム・レベルでモデル化、PLLが分散配備されたフェーズド・アレイの解析が可能に」Analog Devices、2018年11月

2  Peter Delos、Mike Jones「Digital Arrays Using Commercial Transceivers: Noise, Spurious, and Linearity Measurements(商用トランシーバーを採用したデジタル・アレイ:ノイズ、スプリアス、直線性の測定)」IEEE Phased Array Conference、2019年10月

3 Peter Delos「PSMRの謎を解く―― PSRRとはどう異なるのか?」Analog Devices、2019年3月

4 Peter Delos、Jarrett Liner「DACの位相ノイズ性能を改善、極めて精度の高いDDSアプリケーションを実現可能に」Analog Dialogue、Vo. 51、No. 3、2017年8月

5 Peter Delos「Phase Locked Loop Noise Transfer Functions(PLLのノイズの伝達関数)」High Frequency Electronics、2016年1月

6  Peter Delos「トランシーバーの位相ノイズ分析からわかる外部LO使用時の性能」Analog Devices、2019年10月

Michael Jones、Travis Collins、Charles Frick「DAC/ADCとDSPの統合ICにより、広帯域マルチチャンネル・システムの性能を改善する」Analog Devices、2021年5月

アプリケーション・ノート「2-Port Residual Noise Measurements(2つのポートの残留ノイズの測定)」Rohde & Schwar

Peter Delos

Peter Delos

アナログ・デバイセズの航空宇宙および防衛グループのテクニカル・リード。ノースカロライナ州グリーンズボロで勤務。1990年にバージニア工科大学でBSEEを、2004年にNJITでMSEEを取得。25年以上の業界経験を有し、その大部分をアーキテクチャ・レベル、PWBレベル、ICレベルの先進的なRF/アナログ・システム設計者として勤める。現在は、フェーズド・アレイ・アプリケーション用に、高性能レシーバー、波形発生器、シンセサイザなどの設計の小型化を担当。

Mike Jones

Michael Jones

Mike Jones は、アナログ・デバイセズの航空宇宙/防衛事業部門(ノースカロライナ州グリーンズボロ)に所属するプリンシパル電気設計エンジニアです。2016年に入社しました。2007年から2016年まではGeneral Electric(ノースカロライナ州ウィルミントン)で、マイクロ波フォトニクスを専門とする設計技術者として原子力事業向けのマイクロ波/光学ソリューションの開発に従事していました。ノースカロライナ州立大学で、2004年に電気工学とコンピュータ工学の学士号、2006年に電気工学の修士号を取得しています。