高い精度を実現する連続時間型のΣΔ ADC【Part 4】駆動が容易な信号入力部とリファレンス入力部、シグナル・チェーンの簡素化が可能に

このシリーズでは、連続時間型シグマ・デルタ（CTSD：Continuous-time Sigma-delta）方式のA/Dコンバータ（ADC）について解説しています。Part 1～Part 3で説明したように、そのアーキテクチャはいくつかの長所を備えています。なかでも特に重要なのは、アナログ信号の入力部とリファレンス電圧の入力部が、駆動が容易な抵抗性の回路で実現されることです。性能の高いシグナル・チェーンを実現するためには、信号源やリファレンスICとADCの接続方法が原因で、信号／リファレンス電圧の質が劣化しないよう注意しなければなりません。従来のADCを使用する場合には、問題のない接続を実現するために、フロント・エンドと呼ばれる複雑なシグナル・コンディショニング回路を設計する必要がありました。CTSD ADCの革新的なアーキテクチャは、この接続部を大幅に簡素化することを可能にします。今回（Part 4）は、従来のADCのフロント・エンド設計についておさらいするところから始めましょう。

従来のADC向けのフロント・エンド回路

本稿では、「センサー」と「入力信号」という用語を同じ意味で使用することにします。いずれも、ADCを含むシグナル・チェーンへのあらゆる電圧入力を表すということです。ADCを含むシグナル・チェーンに対する入力源は、センサーであるとは限りません。それ以外の入力源からの信号や、制御ループの帰還信号などが入力されることもあります。よく知られているように、離散時間型シグマ・デルタ（DTSD：Discrete-time Sigma-delta）方式のADCや逐次比較型（SAR）のADCでは、入力信号やリファレンス電圧をサンプリングするためにスイッチド・キャパシタ回路が使用されます。この回路においてスイッチがオンになると、コンデンサが入力電圧まで充電されます。スイッチがオフになったときには、コンデンサはサンプリングした値を保持する役割を果たします。この回路では、サンプリング・クロックのエッジごとに、スイッチによってコンデンサが入力に再接続されます。新たなサンプリング値までコンデンサを充放電するためには、キックバック電流と呼ばれる電流が必要になります。この電流の概要を図1（a）に示しました。ほとんどのセンサーやリファレンスICは、これほど多くのキックバック電流をソース／シンクすることはできません。つまり、ADCにそれらを直接接続すると、入力信号やリファレンス電圧の質が劣化してしまう可能性が高くなります。そうした事態を防ぐために、多くの場合、図1（b）のように駆動用のバッファ・アンプ（以下、ドライバ）が使用されます。それにより、センサー／リファレンスICをADCから分離するということです。ドライバとして使用するアンプ回路は、キックバック電流をソース／シンクする能力を備えていなければなりません。つまり、必要な充放電電流に対応できるものが必要になるということです。加えて、1つのサンプリング期間内にキックバックを安定させられるだけの高いスルー・レートと広い帯域幅を備えるアンプ製品が必要になります。このような厳しい要件が存在することから、従来のADC向けに使用できるアンプ製品の選択肢は限られます。

図1. ADCの信号入力部とリファレンス入力部。（a）に示すように、従来のADCでは信号入力部とリファレンス入力部にキックバック電流が発生します。このキックバック電流の影響を回避するために、（b）に示すようなドライバを適用します。

従来のADCを使用する場合には、ドライバ以外にも周辺回路が必要になります。それは、ADCの入力部に配置するローパス・フィルタです。これは、アンチエイリアシング（折返し誤差防止）フィルタと呼ばれます。アンチエイリアシング・フィルタ（以下、AAF）は、周波数の高いノイズや干渉信号を十分に減衰させるために使用します。サンプリングに伴う折り返しイメージ（エイリアス）が信号対域内に現れることを防ぎ、変換性能が低下しないようにするということです。ADCを含むシグナル・チェーンについては、エイリアスの除去と出力のセトリングが設計上の課題になります。これらの互いに相反する要件を満たせるように微調整を施すのは容易ではありません。

図2に示したのは、従来のDTSD ADCに適用されるフロント・エンド回路の例です。ご覧のように、ドライバとAAFが使用されています。また、センサーからの信号を受け取るデバイスとして計装アンプ（in-amp）が使われています。それにより、センサーからの信号が完全差動アンプ（FDA）で構成されたAAFに受け渡されます。そして、AAFの出力により、ADCの入力部が駆動されます。なお、計装アンプは、センサーの環境をADCの回路から分離する役割も果たしています。アプリケーションによっては、センサーのコモンモード（CM：Common-mode）信号が最大数十Vという非常に高い電圧になることがあります。ところが、ほとんどのFDAやADCは、このような高い入力コモンモード電圧には対応していません。それに対し、一般的な計装アンプは、広い入力コモンモード電圧に対応可能です。また、FDAやADCに適した出力コモンモード電圧を供給する機能も備えています。計装アンプにはもう1つの長所があります。それは、入力インピーダンスが高いことです。センサーは、FDAの入力抵抗を直接駆動できるだけの能力を備えているとは限りません。その場合、入力インピーダンスの高い計装アンプを使用することでFDAへの接続を実現するということです。一方、FDAには、出力を短時間でセトリングできるだけの広い帯域幅と高いスルー・レートが求められます。この例では、FDAをベースとするAAFが信号入力用のドライバとしての役割を果たします。

入力信号／リファレンス電圧用のドライバには相反する要件が存在します。セトリング時間を短縮するためには、広い帯域幅が必要です。その一方で、ノイズと干渉をフィルタリングするためには狭い帯域幅が必要になります。図2のフロント・エンド回路を見ると、リファレンスICをドライバに接続し、負荷であるADCのリファレンス入力部を駆動しています。また、リファレンスICとドライバ用のアンプの間には、周波数の高いノイズを遮断するためのフィルタが適用されています。このフィルタの設計については後述します。リファレンスIC用のドライバとして使用するアンプには、サンプリングを実施する際のセトリング時間を短縮するために、広い帯域幅と高いスルー・レートを備えることが求められます。

このシリーズのPart 1では、高精度のCTSD ADCを採用したシグナル・チェーンは、従来のADCを採用した複雑なシグナル・チェーンと比べて68%小型化できるという例を示しました。その結果、設計が簡素化されますし、部品点数も大幅に削減できます。また、シグナル・チェーンの設計が簡素化されるということは、製品化までの時間を短縮できるということを意味します。

CTSD ADCの長所――抵抗性の信号入力部／リファレンス入力部

Part 2では、シグナル・チェーンの設計者向けにCTSD ADCのアーキテクチャについて説明しました。それにあたっては、従来とは異なり、クローズドループの反転アンプから話を発展させていくというアプローチを採用しました。そのなかで説明したとおり、CTSD ADCは、信号入力部とリファレンス入力部が抵抗性の負荷として構成されたΣΔ ADCだと考えることができます。両入力部が単純な抵抗性負荷であることから、広い帯域幅と高いスルー・レートはドライバに求められる要件ではなくなります。また、Part 3では、CTSD ADCに固有のメリットである潜在的なエイリアス除去機能について説明しました。つまり、CTSD ADCのアーキテクチャは、もともと干渉に対する耐性を備えているということです。従来のシグナル・チェーンでは、干渉を低減するためのAAFが設計上の課題になっていました。それに対し、CTSD ADCには外付けのAAFは必要ありません。CTSD ADCでは、変調器のループの伝達関数は、高い周波数の干渉成分を減衰させるAAFの伝達関数と同様になります。入力部が抵抗性の負荷であることと、潜在的なAAF機能を備えていることから、CTSD ADCの信号入力部は図3（a）のように簡素化されます。ご覧のように、センサーを直接接続することが可能です。また、リファレンス入力部についても、リファレンスICを直接接続することができます。なお、センサーがCTSD ADCの抵抗性負荷を駆動できるだけの能力を備えていない場合には、計装アンプを介してセンサーに接続します。その場合のフロント・エンド回路は図3（b）のようになります。

図3. CTSD ADC用のフロント・エンド回路。（a）に示すように、CTSD ADCのアーキテクチャでは、信号入力部とリファレンス入力部が抵抗性負荷となるので、センサーやリファレンスICで直接駆動できます。（b）では、計装アンプを介してセンサーからの信号をCTSD ADCに入力しています。

図4. 入力部の信号波形。（a）はDTSD ADC、（b）はCTSD ADCの入力部を観測した結果です。（a）を見ると、キックバックが生じていることがわかります。

図4に、DTSD ADCとCTSD ADCの入力部で発生するキックバックの様子を示しました。この図から、CTSD ADCのアーキテクチャがもたらす効果は明らかです。DTSD ADCでは、入力部のスイッチング動作に伴って発生するキックバック電流により、入力部の信号に顕著な不連続性が生じます。一方、CTSD ADCでは、大きなキックバック電流が生じることはなく、信号の連続性が維持されています。

入力信号用のドライバを設計する

上述したように、CTSD ADCの信号入力部は抵抗性の負荷となります。ここでは、CTSD ADCの信号入力部について詳細に検討できるようにするために、入力インピーダンスR_INの解析を行います。R_INの値は、ADCに対して規定されるノイズ性能の関数として表されます。例えば、高精度のCTSD ADC「AD4134」では、リファレンス電圧が4Vの場合のダイナミック・レンジは108dBとなります。このとき、差動入力インピーダンスは6kΩです。これは、フルスケール（8V p-p）の差動入力信号が印加された場合に、ピーク電流が1.3mA p-pになるということを意味します。入力電流V_IN/R_INに対応できるだけの能力を備えたセンサーであれば、CTSD ADCに直接接続することができます。CTSD ADCの抵抗性負荷を駆動するためにドライバ（アンプ回路）が必要になるのは、次のようなケースです。

センサーがピーク電流V_IN/R_INに対応できるだけの駆動能力を備えていない場合
シグナル・チェーンの設計上、センサーの出力を増幅／減衰する必要がある場合
CTSD ADCの回路からセンサーの環境を分離したい場合
センサーの出力インピーダンスが高い場合
センサーが離れた位置にあり、CTSD ADCの入力部に長い配線による大きな抵抗が付加される可能性がある場合

4)と5)のケースでは、追加される抵抗成分R_sの両端に電圧降下が生じ、ADCの入力部で信号に損失が発生します。この損失は、シグナル・チェーンにおけるゲインの誤差や、その温度ドリフトにつながります。つまり、性能の低下が生じる可能性があるということです。ゲインの温度ドリフトは、外付け抵抗と内部抵抗の温度係数が異なることに起因して発生します。この問題は、単純なドライバを適用し、追加された抵抗成分を分離することで解決できます。その場合、ドライバが駆動するのは抵抗性の負荷になります。したがって、以下のような基準に従うことで、ドライバとして使用するアンプ製品を適切に選択することができます。

入力インピーダンス：信号の減衰／損失を避けるために、センサーのインピーダンスとオペアンプの入力インピーダンスをマッチングさせる必要があります。
出力インピーダンス：オペアンプの出力インピーダンスは、CTSD ADC の入力部の抵抗性負荷を駆動できる値でなければなりません。
出力形式：一般的な指針として、シグナル・チェーンの性能を最大限に引き出すためには差動信号を採用するべきです。したがって、ドライバとしても、差動出力型のアンプ製品を使用するか、シングルエンド出力から差動出力への変換を行うアンプ回路を使用するとよいでしょう。また、最高の性能を得るには、その差動信号のコモンモード電圧は V_REF/2 に設定するべきです。
プログラマブルなゲイン：一般に、入力信号は CTSD ADCのフルスケール範囲に合致するように増幅／減衰することになります。ADCのフルスケール範囲を活かすことで、シグナル・チェーンの最高の性能を引き出すことが可能になるからです。それに向けて、プログラマブル・ゲイン機能を備えるドライバを採用すると便利です。

アプリケーションに応じ、ドライバに使用するアンプとしては、計装アンプ、完全差動アンプなどを選択することができます。あるいは、シングルエンド型のオペアンプを2個組み合わせて構成した差動出力アンプを使用することも可能です。高いスルー・レートや広い帯域幅といった厳しい要件は存在しないので、アプリケーションの要件に基づき、アナログ・デバイセズの多様な製品群の中から最適なものを選択できます。一般に、アンプの性能は抵抗性負荷を前提として規定されているので、選択作業もより容易になります。

例えば、AD4134用のドライバとしては「LTC6373」が1つの選択肢になります。同ICは、性能の面でAD4134に適合していることに加え、プログラマブル・ゲイン機能と完全差動出力を備えているからです。また、入力インピーダンスが高く、AD4134に対して適切なノイズ性能と直線性を発揮しつつ、6kΩの差動インピーダンスを簡単に駆動することができます。広範な入力コモンモード電圧に対応すると共に、プログラマブル・ゲイン機能も備えているので、様々な信号振幅のセンサーとCTSD ADCのインターフェースとして使用できます。図5に、LTC6373でAD4134を直接駆動する場合のフロント・エンド回路を示しました。

図6に示したのは、完全差動ドライバ・アンプ「LTC6363-0.5/LTC6363-1/LTC6363-2」を使用して構成したフロント・エンド回路です。この場合、必要なレベルの増幅／減衰に対応できるので、フロント・エンドは低電圧で動作するシンプルな回路になります。完全差動アンプを使用すべき例としては、次のようなケースが挙げられます。センサーは完全差動アンプの抵抗性負荷を駆動できるだけの能力を備えているものの、シングルエンドの信号しか扱えない場合や、コモンモード電圧がCTSD ADCに対応していない場合、シグナル・チェーンで小さなレベルの増幅／減衰を行わなければならない場合です。

図7に示したのは、ドライバとして、シングルエンドのオペアンプを2個使用する例です。この回路は、シングルエンドの入力信号を完全差動信号に変換する役割も担います。

図7. ドライバとして、シングルエンドのオペアンプを2個使用する場合のフロント・エンド回路

コモンモード電圧が非常に高いセンサーや、駆動能力が低いシングルエンド型のセンサーに対応するにはどうすればよいのでしょうか。そのような場合には、シングルエンドの計装アンプとシングルエンドのオペアンプを組み合わせて差動出力のフロント・エンド回路を構成するとよいでしょう。それ以外にも、多様なアプリケーションに対応するための手法がいくつも考えられます。性能、実装面積、部品点数などの要件に基づいて様々なアンプ製品を組み合わせることで、アプリケーションに対して最適なフロント・エンド回路を構成します。

AD4134に適合するその他のアンプ製品としては、以下のようなものがあります。

オペアンプ：「ADA4625-2」、「ADA4610-2」、「AD8605」、「ADA4075-2」
完全差動アンプ：「ADA4940-2」、「LTC6363」、「ADA4945-1」
計装アンプ：「AD8421」

アナログ・デバイセズのアンプ・セレクション・ガイドを利用すれば、アプリケーションに最適なアンプ製品を容易に選択することができます。例えば、オーディオ分野で使われるテスト装置では、高い直線性が求められます。このようなアプリケーションにはADA4945-1がお勧めです。また、フォトダイオードからの信号を受け取る回路では、入力インピーダンスが非常に高いことが最も重要になります。そのようなアプリケーションには、ADA4610-2のようなトランスインピーダンス・アンプが適しています。

上述したように、CTSD ADCを使用する場合、信号入力部のフロント・エンド回路を劇的に簡素化することができます。続いては、リファレンス入力部に適用するドライバの簡素化について検討しましょう。

リファレンス用のドライバを設計する

理想的なADCの出力は、以下の式のように、入力信号とリファレンスによって決まります。

ここで、V_INは入力電圧、VREF_ADCはリファレンス電圧、Nはビット数（分解能）、D_OUTはデジタル出力の値です。

この式から、ADCの最高の性能を引き出すには、クリーンなリファレンス電圧が非常に重要であることがわかります。リファレンス電圧の誤差は、ADCを含むシグナル・チェーンの性能に影響を及ぼします。影響を受ける主要な性能指標を以下に示します。

S/N 比：S/N 比に影響を与える主なノイズ源としては、入力パス、ADC 自体、リファレンス電圧が挙げられます。それらのノイズ源を考慮に入れて、ADC の出力におけるトータルのノイズについて考えてみます。そうすると、リファレンス電圧に許されるノイズは ADC 単体の出力ノイズの 1/3 ～ 1/4 程度になるはずです。通常、リファレンス IC またはリファレンス用のドライバ（バッファ IC）のノイズは、ADC 自体のノイズよりも大きくなります。リファレンス IC やドライバのデータシートを見ると、スペクトル・ノイズ密度 Noise_density が性能指標の 1 つとして規定されています。ノイズの基本的な算出方法に基づくと、リファレンス IC ／ドライバの出力における総ノイズは、次式で与えられます。

Noise_densityは、選択したリファレンスIC／ドライバに固有の値であり、制御することはできません。つまり、制御が可能な唯一のパラメータはノイズの帯域幅です。リファレンス電圧のノイズを抑えるには、リファレンスIC／ドライバのノイズの帯域幅を制限します。これは、ADCの手前に1次のRCローパス・フィルタを付加することで実現できます（図8）。1次のRCフィルタでは、ノイズの帯域幅は次式で表されます。

数式 3

フィルタの構成要素である抵抗Rには、ADCのリファレンス電流I_ADCが流れます。それによって電圧降下が生じ、ADCに印加される実際のリファレンス電圧の値が変化します。したがって、リファレンス電圧のノイズを低減するためにフィルタを使用する場合には、値の小さい抵抗と値の大きいコンデンサを選択することをお勧めします。

ゲイン誤差：式（1）から明らかですが、y = mx といった直線の式と同じように、伝達関数の傾きは VREF_ADC によって決まります。この傾きは ADC のゲインと呼ばれます。リファレンス電圧が変化すると、ADC のゲインも変化します。

直線性：従来の DTSD ADC や SAR ADC では、リファレンス電流とそれに伴うキックバック電流は入力信号に応じて変動します。リファレンス電圧が次のサンプリング・クロックのエッジまでに完全に安定しない場合には、リファレンス電圧に生じる誤差が入力によって変動して非直線性が生じます。数学的に表すと、VREF_ADC は次のようになります。

式（1）を参照すると、ADCの出力D_OUTには、ADCの入力に基づく様々な高次の依存性があります。その依存性が高調波や積分非直線性誤差の原因になります。したがって、従来のADCを使う場合、リファレンス電圧をサンプリング期間内に安定させるために、リファレンス用のドライバに対してはスルー・レートや帯域幅に関する厳しい要件が課せられます。

S/N比と直線性について慎重に分析すると、リファレンスICとドライバが満たすべき要件は、全く相反していることがわかります。つまり、ノイズを抑えるためには狭い帯域幅が必要になり、セトリング時間を短縮するためには広い帯域幅が必要になります。これらの要件のバランスを微調整するのは、シグナル・チェーンの設計における長年の課題になっていました。DTSD ADCやSAR ADCの最新製品の中には、シグナル・チェーンの設計を一段階容易にするためにリファレンス用のドライバを内蔵しているものがあります。しかし、そうしたソリューションでは、消費電力が増えたり、ある程度性能が低下したりすることを覚悟しなければなりません。それに対し、CTSD ADCは入力部が抵抗性負荷で構成されているので、高速なセトリングを実現するドライバは必要ありません。そのため、従来からの課題を解消することができます。

CTSD ADCでは、以下に示す特性と設計上の工夫によって、リファレンス用のドライバが抱えていた課題に対処します。

リファレンス入力部が抵抗性の負荷であるため、サンプリング・クロックのエッジごとに生じるセトリングについての要件が存在しません。そのため、リファレンス用のドライバを使うことなく、リファレンス IC で直接駆動することができます。
アナログ・デバイセズの CTSD ADC では、特許を取得済みの設計技術により、入力信号に対するリファレンス電流 I_ADCの依存性を排除しています。そのため、リファレンス電流は実質的に一定になります。この特徴は、図8に示したようにリファレンス電圧のノイズを低減するための RC フィルタが必要になる場合に役に立ちます。VREF_ADC は入力に依存することはなく、抵抗による電圧降下が一定になります。アナログ・デバイセズの CTSD ADC では、RC フィルタの抵抗の値とリファレンス・ピンで測定された電圧に応じ、システム・レベルでゲイン誤差をデジタル的に補正するという対策を導入しています。そのため、このシンプルなリファレンス用のインターフェースによって、ゲイン誤差や直線性誤差が生じることはありません。

図8. リファレンス入力部に付加するRCフィルタ。CTSD ADCのリファレンス入力部は、この受動フィルタを介し、リファレンスICによって駆動することができます。

上記のとおり、アナログ・デバイセズのCTSD ADCでは、RCフィルタの抵抗における電圧降下によって生じる誤差をデジタル的に補正します。ただ、ADCに実際に加わるリファレンス電圧VREF_ADCは、印加したVREFよりも低くなります。

ということは、CTSD ADCのフルスケール範囲は制限されることになるのでしょうか。例えば、リファレンスICのVREFを調整して4.096Vに設定したとします。ADCのリファレンス電流I_ADCが6mA、RCフィルタの抵抗の値が20Ωであるとすると、式（4）から、ADCに実際に加わるリファレンス電圧VREF_ADCは3.976Vになります。この場合、フルスケールの差動入力として2×VREF = 8.192V p-p（2×VREF_ADCよりも大きい）をADCに印加すると、ADCの出力は飽和してしまうのでしょうか。その答えは「いいえ」です。アナログ・デバイセズのCTSD ADCは、REFINピンのリファレンス電圧を数mV上回る入力に対応できるように設計されています。本稿で例にとったAD4134の場合、この拡張範囲に依存してRCフィルタの抵抗の値は最大25Ωに制限されます。同フィルタで使用するコンデンサCの値は、計算したノイズ帯域幅を満たすように選択します。

リファレンス用のドライバを更に簡素化する

上述したように、CTSD ADCではリファレンス用のドライバを大幅に簡素化することができます。また、RCフィルタに使用する抵抗では電圧降下が発生しますが、アナログ・デバイセズのCTSD ADCでは、それによって生じるゲイン誤差をデジタル的に補正することが可能になっています。ただ、この補正（キャリブレーション）については考慮すべきことがあります。デジタル的なゲイン誤差の補正は、多くのADCが備える共通の機能です。それを利用すれば、ADCのデジタル出力においてシグナル・チェーンの誤差を補正することが可能になり、設計上の自由度が得られます。多くのシグナル・チェーンでは、設計ステップを追加することなく、アルゴリズムを再利用することが可能です。抵抗値の選択は特に複雑な作業ではありませんが、1つ注意すべきことがあります。というのは、電圧降下の温度依存性に気を配らなければならないのです。外付けRCフィルタの抵抗とI_ADCの温度ドリフトには差があります。そのため、VREF_ADCとADCのゲインには温度ドリフトが生じます。アプリケーションによっては、ゲインのドリフトについて厳しい要件が課せられることがあります。対処方法の1つは、シグナル・チェーンに対して定期的にキャリブレーションを実施することです。しかし、この方法は決してスマートな解決策だとは言えません。CTSD ADCを採用する場合には、それよりもはるかに優れた革新的な解決策を適用できます。CTSD ADCでは、リファレンスの負荷電流は一定です。その値は、オンチップの抵抗の材料によって決まります。そこで、RCフィルタの抵抗としてオンチップの抵抗を使用することで、上記の問題に対応できます（図9）。AD4134の場合、図9の内蔵抵抗Rの値は20Ωです。

図9. CTSD ADCが内蔵する抵抗の活用。リファレンス用のRCフィルタの抵抗として使用することで、ドライバの設計が更に簡素化されま

この設計では、リファレンスICをREFINピンに接続します。REFCAPピンに接続したコンデンサによりRCフィルタを形成し、リファレンスICのノイズを抑えます。オンチップの抵抗Rの値とI_ADCは、いずれも同じ抵抗材料によって決まります。そのため、VREF_ADC（REFCAPピン）には温度ドリフトは現れません。また、AD4134では、特許を取得済みのアルゴリズムによってリファレンスのキャリブレーションを実現します。それにより、オンチップの抵抗で生じる電圧降下をデジタル的にセルフ・キャリブレーションすることが可能です。このように、リファレンス入力部向けの設計としては、性能に関する要件に基づいてリファレンスICとコンデンサの値を決定するだけで済みます。

CTSD ADCと組み合わせて使用できるリファレンスICとしては、低ノイズの「ADR444」が挙げられます。AD4134のデータシートには、コンデンサの値の決定方法や、ゲインのデジタル・キャリブレーション（内部／外部）について詳細に記載されています。

まとめ

CTSD ADCを採用すれば、高い性能、高い精度を達成しつつ、多くの問題を解消してフロント・エンド回路の設計を簡素化することができます。次回（Part 5）は、CTSD ADCが備える変調器コアの出力を最終的なデジタル出力にフォーマッティングする方法について説明します。これは、外付けのデジタル・コントローラによって適切な処理を行うための重要な要素です。Part 3までに説明したように、ΣΔ ADCではオーバー・サンプリングが実行されるので、変調器からの出力データのレートが非常に高くなります。そのため、得られたデータは、そのまま利用するのは困難なものになります。つまり、アプリケーションで必要とされる出力データ・レート（ODR：Output Data Rate）に変換する処理を施す必要があります。そのために使用されるのが、新たな非同期サンプリング・レート変換技術（ASRC：Asynchronous Sample Rate Conversion）です。従来、シグナル・チェーンの設計においては、ODRがサンプリング・レートの倍数に制限されるということが課題になっていました。ASRCを利用すれば任意のODRを実現することが可能になり、長年の課題を解消することができます。