高い精度を実現する連続時間型のΣΔ ADC【Part 3】エイリアス除去の能力を備える固有のアーキテクチャ

このシリーズでは、連続時間型シグマ・デルタ（CTSD：Continuous-time Sigma-delta）方式のA/Dコンバータ（ADC）について詳しく解説しています。Part 1で説明したように、高精度で使いやすいCTSD ADCを採用すれば、シンプルでコンパクトなシグナル・チェーンを実現できます。また、Part 2ではシグナル・チェーンの設計者を対象とし、CTSD技術の詳細を改めて解説しました。今回（Part 3）は、CTSD ADCが備えるエイリアス除去の能力に焦点を絞ります。従来の高精度ADCでは、エイリアス（折り返し、イメージ）を除去するために複雑な周辺回路を追加しなければなりませんでした。それに対し、エイリアス・フリーのCTSD ADCを採用すれば、周辺回路を追加しなくても干渉信号に対する高い耐性を得ることができます。本稿では、CTSD ADCではなぜエイリアスを考慮する必要がないのか詳細に解説します。また、旧来の設計例との比較を交えながら、シグナル・チェーンの設計がどのように簡素化され、どのようなメリットが得られるのかを明らかにします。更に、エイリアスの除去性能を定量化するための測定方法や、その方法を用いた評価結果を紹介します。

ソナー・アレイや加速度センサー、振動解析などのアプリケーションでは、測定の対象とする信号帯域の外側に位置する信号が観測されることがあります。そうした不要な信号は干渉信号と呼ばれます。サンプリング処理を伴うADCでは、対象とする帯域内に干渉信号のエイリアスが生じます。それが原因で、システムの性能が低下してしまうことがあります。シグナル・チェーンの設計者にとって、エイリアスは重要な課題です。ソナーのようなアプリケーションでは、干渉信号が原因で帯域内に生じたエイリアスを誤って本来の入力信号だと解釈してしまうことがあります。そうすると、ソナーの周囲の物体を誤検出してしまうことになるかもしれません。ADCを含む従来のシグナル・チェーンは、設計が非常に複雑でした。なぜなら、エイリアスを除去するためのソリューションを構築しなければならないからです。それに対し、エイリアス・フリーという性質を備えるCTSD ADCを採用すれば、非常にシンプルなソリューションを適用するだけで済みます。CTSD ADCはなぜエイリアス・フリーなのかを説明する前に、まずはエイリアシングの概念について整理するところから始めましょう。

サンプリング定理についてのおさらい

エイリアシングの概念について理解するために、まずはサンプリング定理（ナイキスト定理）について簡単におさらいしておきます。一般に、信号の解析は時間領域または周波数領域で行います。ここでは、アナログ信号のサンプリングについて時間領域で考えてみます。その場合、サンプリング処理は、信号x(t)と、時間周期がT_sのインパルス列δ(t)の乗算として表現することができます（図1）。

これと等価の処理を、周波数領域で表すとどのようになるでしょうか。サンプリング結果となる出力は、フーリエ級数を使用すると次式のように表すことができます。

ここで、f_s = 1/T_s、n = 0、±1、±2、…です。

この式は、周波数軸で見た場合、サンプリングを実行すると、入力信号のエイリアスがサンプリング周波数f_sの整数倍ごとに生じるということを意味しています。

式（1）から、X(f)に含まれる周波数f = n×f_s - f_IN（n = 0、±1、±2、…）の信号成分は、サンプリングの実施後にf_INの位置に現れることがわかります。図2に、様々なサンプリング周波数で信号をサンプリングした結果を示しました。

図3. エイリアシングの基礎理論。（a）は、サンプリング定理に基づいてエイリアシングが発生する様子を表しています。（b）では、アンチエイリアシング・フィルタを適用した結果、エイリアスが減衰しています。

サンプリング定理からは、次のようなことがわかります。すなわち、サンプリング周波数の1/2よりも周波数が高い信号がサンプリングされた場合、f_s/2より低い周波数領域にエイリアス（鏡像反転）が現れるということです。言い換えると、対象とする周波数帯域内に本来は存在しないはずの信号が生じることになります。

図3は、ADCのサンプリング周波数がf_sである場合に生じるエイリアスについて説明したものです。この例では、ADCにf₁とf₂という信号が入力されています。これらは、いずれも帯域外の信号（システム内の干渉信号）です。ここで、信号f₁の周波数はf_s/2を下回っています。サンプリング定理から、この信号はサンプリングを実施した後も同一の周波数に存在したままになることがわかります。一方、信号f₂の周波数はf_s/2を上回っています。そのため、対象とする周波数帯域f_{bw_in}の内側にエイリアスが生じます。言い換えれば、帯域内におけるシステムの精度が低下するということです。

この理論は、f_s/2以上の領域に存在するノイズにも適用することができます。つまり、それらのノイズも帯域内に折り返されます。その結果、帯域内のノイズ・フロアが上昇し、システムの性能が低下することになります。

エイリアシングに対する従来のソリューション

帯域外の信号やノイズのエイリアシングによってシステムの性能が低下するのを回避するには、どうすればよいでしょうか。最も簡単な方法は、ADCでサンプリング処理を行う前にローパス・フィルタによって周波数がf_s/2以上の信号成分を減衰させるというものです。この種のフィルタは、アンチエイリアシング（折返し誤差防止）フィルタ（以下、AAF）として知られています。図3（b）は、単純なAAFを適用した場合の効果を示すものです。周波数f₂の信号は、ADCに入力される前にAAFによって減衰します。そのため、帯域内に折り返す成分も小さく抑えられます。このAAFの主要な仕様としては、フィルタの次数と-3dBのコーナー周波数が挙げられます。これらの値は、通過帯域内の平坦性、特定の周波数（サンプリング周波数など）において求められる減衰量、入力帯域幅を超える周波数帯（遷移帯域）に求められる減衰特性の傾きに応じて決まります。一般的なフィルタのアーキテクチャとしては、バターワース、チェビシェフ、ベッセル、サレン・キーなどが挙げられます。いずれも、受動部品（抵抗やコンデンサ）とオペアンプを組み合わせることで実装できます。シグナル・チェーンの設計者は、ADCのアーキテクチャや要件に応じてAAFを設計することになります。その際に役立つフィルタ設計ツールなども提供されています。

AAFの要件について理解するために、実際のアプリケーションをベースとして話を進めることにしましょう。ここでは、潜水艦のシステムを例にとります。潜水艦では、ソナー・センサーから水中に向けて音波を発し、反射してきたエコーの信号を分析することで、周囲に存在する物体の位置／距離を推定します。ここでは、センサーの入力帯域幅が100kHzであると仮定しましょう。そして、システムは、振幅が-85dB以上を超える信号がADCに入力された場合に、それを意味のあるエコー源として検出するものとします。この場合、帯域外からの干渉が入力として検出されないようにするためには、ADCに入力される前に干渉信号を少なくとも-85dB以下に減衰させる必要があります。このような要件に対応し、ADCには、それぞれのアーキテクチャに応じたエイリアス除去機能を付加する必要があります。

例えば、逐次比較型（SAR）のADCや離散時間型シグマ・デルタ（DTSD：Discretetime Sigma-delta）方式のADCの場合、サンプリング回路はアナログ入力部に存在します。その場合、図3（b）に示すように、ADCの前段にAAFを配置する必要があります。

SAR ADC用のAAFに求められる要件

一般に、SAR ADCのサンプリング周波数は、アナログ入力周波数f_INの2倍または4倍といった値に設定されます。そのようなADCに付加するAAFの特性としては、f_INより高い周波数に位置する遷移帯域が狭くなっている必要があります。これは、次数の高いフィルタが必要だということを意味します。潜水艦のシステムの例において、サンプリング周波数が約1MHzのSAR ADCを使用すると仮定します。図4を見ると、100kHzより高い周波数に対して-85dBの減衰量を得るには、5次のバターワース・フィルタが必要であることがわかります。フィルタの次数が高くなると、実装に必要な受動部品とオペアンプの数が増加します。この場合、SAR ADCにAAFを付加するにあたっては、シグナル・チェーンの設計において、かなりの消費電力と実装面積をAAFに割り当てなければなりません。

DTSD ADC用のAAFに求められる要件

一般に、シグマ・デルタ（ΣΔ）方式のADCではオーバーサンプリングが利用されます。つまり、アナログ入力周波数よりもはるかに高いサンプリング周波数が用いられます。AAFの設計において、エイリアシングに関連して考慮すべき周波数領域はf_s±f_INです。オーバーサンプリングを利用するΣΔ ADCでは、f_INの最大値から非常に周波数の高いf_sまでがAAFの遷移帯域となります。つまり、SAR DAC用のAAFと比較して遷移帯域は非常に広くなり、AAFの次数は低くても構わないということになります。ここでは、潜水艦のシステムの例において、サンプリング周波数が6MHzのDTSD ADCを使用すると仮定します。図4を見ると、f_s - 100kHz付近の周波数を-85dB減衰させるには、2次のAAFを使用すればよいということがわかります。

実際には、干渉信号やノイズは周波数帯域内のどこにでも存在する可能性があります。存在個所は、サンプリング周波数f_sの付近に限定されるわけではありません。図3のf₁のように周波数がf_s/2より低い信号のエイリアスは、帯域内には現れず、ADCの性能が低下する原因にはなりません。AAFを適用した場合、信号f1はある程度減衰します。ただ、ADCの出力には依然として存在しています。その存在が邪魔になる場合には、外部のデジタル・コントローラで処理しなければなりません。では、この信号を更に減衰させて、ADCの出力に全く現れないようにすることは可能なのでしょうか。1つの方法としては、周波数f_INを超える遷移帯域が非常に狭いAAFを適用するというものが考えられます。しかし、そうするとAAFの設計が更に複雑になります。現実的なソリューションは、ΣΔ変調器のループにオンチップのデジタル・フィルタを付加するというものになります。

図4. AAFに求められる要件。左の図はADCのアーキテクチャとAAFの遷移帯域の関係、右の図はAAFの次数と信号帯域の関係を表しています。

図5. DTSD ADCの構成図。フロント・エンドにはAAF、バック・エンドにはデジタル・フィルタが配置されます。

ΣΔ変調器に付加するデジタル・フィルタ

ΣΔ ADCでは、オーバーサンプリングとノイズ・シェーピングを利用します。その結果、変調器の出力には多くの冗長な情報が含まれることになります。それらをそのまま出力した場合、外部のデジタル・コントローラによって大量の処理を行わなければなりません。このような状況を回避するにはどうすればよいでしょうか。その方法は、変調器から出力されるデータに対して平均化とフィルタリングの処理を適用し、出力データ・レート（ODR：Output Data Rate）を下げるというものになります。すなわち、デジタル・フィルタ（デシメーション・フィルタ）によって、サンプリング・レートをf_sから実際に必要なODR（例えば、f_INの最大値の2倍）まで低下させるということです。デジタル・フィルタを用いたサンプリング・レートの変換については、Part 4以降の記事で説明します。重要なのは、一般的なDTSD変調器はオンチップのデジタル・フィルタと共に使用されるということです。図5に、DTSD ADCの構成と周波数応答の概要を示しました。変調器のフロント・エンドにはAAF、バック・エンドにはデジタル・フィルタが配置されています。図5のグラフは、各回路ブロックの伝達関数（TF：Transfer Function）が結合された結果、干渉信号を含む信号の応答がどのようになるのかを表しています。

結論として、DTSD ADC用のAAFは必要な減衰量に基づいて設計します。減衰の対象になるのは、エイリアシングの問題の原因となるf_s付近の信号です。f₁のようなエイリアシングの問題の原因にはならない信号は、オンチップのデジタル・フィルタによって完全に減衰させます。

フロント・エンドのAAF、バック・エンドのデジタル・フィルタ

SAR ADCでは、AAFの遷移帯域を狭くする必要があります。一方、ΣΔ ADCでは、デジタル・フィルタの遷移帯域を狭くしなければなりません。ただ、デジタル・フィルタは、消費電力を抑えつつ、ADCのチップ上に容易に集積することができます。また、デジタル・フィルタの次数、帯域幅、遷移帯域を設定するのは、アナログ・フィルタに比べてはるかに容易です。

オーバーサンプリングは、1つのメリットをもたらします。それは、遷移帯域の広いアナログ・フィルタと遷移帯域の狭いデジタル・フィルタを組み合わせて使用できるというものです。その結果、消費電力、実装スペース、干渉に対する耐性の面で優れた最適なソリューションを実現することが可能になります。

先述した理由から、DTSD ADCを採用すればAAFに対する要件が緩和されます。しかし、シグナル・チェーンの性能が低下するのを防ぐためには、サンプリングを実行するたびにセトリング時間の要件を確実に満たせるようにしなければなりません。その結果、設計が複雑になります。シグナル・チェーンの設計者にとって、AAFを微調整し、エイリアスの除去と出力時のセトリングの要件のバランスをとるのは容易ではありません。

高い精度を実現する新たなCTSD ADCを採用すれば、フロント・エンドにAAFを配置しなくても済みます。AAFの設計が不要になることから、シグナル・チェーンの設計を大幅に簡素化することができます。

エイリアス除去の能力を備えるCTSD ADC

本シリーズのPart 2では、クローズドループの反転アンプから話を始めてCTSD変調器の概要を説明しました。図6（a）に示すように、抵抗性入力の反転アンプをベースとすることで、1次のCTSD変調器の原理を説明できることをご理解いただけたはずです。CTSD変調器は、DTSD変調器と同じくオーバーサンプリングとノイズ・シェーピングを利用して所望の性能を達成します。スイッチド・キャパシタ入力を備えるDTSD変調器とは異なり、CTSD変調器は抵抗性の入力を備えています。CTSD変調器は、連続時間型の積分器、その出力のサンプリング／デジタル化を行う量子化器、入力への帰還を実現するDACで構成されます。量子化器で生じるノイズは、積分器の伝達関数によってシェーピングされます。

図6. CTSD変調器のブロック図（a）。（b）は、数学的な解析を行うための簡略化したブロック図です。

ここでは、Part 2で示した理論を更に発展させます。CTSD変調器については、数学的モデルを使うことで以下のように説明することができます。

積分器の伝達関数を H(f) として一般化します。これはループ・フィルタとして機能します。1 次の積分器の場合、H(f) = 1/2π RC となります。
ADC で行われる主な処理はサンプリングと量子化です。そこで、解析のために簡略化した ADC のモデルにはサンプラを導入し、その後段に量子化ノイズ源を追加します。
DAC は、クロックのサイクルで入力される各値に定数を乗算するブロックだと言えます。このブロックは、サンプリング・クロックに対応する期間は値が一定で、その他の時間には 0になるインパルス応答を生成します。

図7（a）は、上記の簡略化したモデルを組み合わせて構成したブロック図です。この図は、ΣΔ変調器の性能の解析に広く使用されています。入力から出力への伝達関数は信号伝達関数（STF：Signal TF）と呼ばれます。また、出力に付加されるQ_eはノイズ伝達関数（NTF：Noise TF）と呼ばれます。

CTSD変調器は、エイリアス・フリーという性質を備えています。これは、図6（b）のような構成によって得られます。つまり、サンプリングは変調器の入力部で直接行われるのではなく、ループ・フィルタH(f)の後段で実行されるという説明が成り立ちます。以下では、いくつかのステップを踏みながら、CTSD変調器の全体像について説明します。具体的には、サンプラが存在しない線形モデルを使用して概念について説明した上で、サンプラを備えたループに解析を発展させます。

【ステップ1】線形モデルを使用してSTFとNTFを解析する

まずは、解析を簡略化するためにサンプラを省略します。すると、図7（a）のような線形モデルが得られます。このループについては、STFとNTFを導入することで以下のような式が成り立ちます。

この式から、STFは次式のように表せます。

ADCが変換の対象とするのは、周波数が低い領域です。これは、数学的にはf→0と表すことができます。一方、高い周波数領域はf→∞と表せます。STFとNTFの振幅（単位はdB）を周波数の関数としてプロットすると、図7（b）のようになります。

図7. 解析を簡略化するための線形モデル（a）。（b）にはSTFとNTFの周波数応答を示しました。

図8. CTSD変調器のブロック図（a）。入力が0Vの場合にはこのように表現することができます。（b）はNTFの周波数応答を表しています。

図9. 変調器の構成要素を再配置した結果。この図により、CTSD変調器が備えるエイリアス・フリーの性質を説明することができます。

NTFの応答はハイパス・フィルタに似ています。一方、STFはローパス・フィルタに似た応答を示します。対象とする周波数帯域では振幅が平坦（0dB）になり、高い周波数領域ではAAFのTFと同等の減衰特性を示します。数学的に表現すると、信号は、ゲインが高くローパス・フィルタと似た応答を示すH(f)を通過した後、NTFのループによって処理されます。ブロック図によるNTFの表現について理解したら、サンプラを備えるループに考えを発展させることができます。

【ステップ2】ブロック図によってNTFを表現する

入力V_INを0Vに設定すると、変調器のブロック図を図8（a）のように変更することができます。このように再配置することで、NTFの表現に使用することが可能になります。ループ中にサンプラが存在する場合、NTFの応答は線形モデルの応答と似たような形状になります。但し、図8（b）に示すように、f_sの倍数ごとにエイリアスが生成されます。

【ステップ3】変調器の各ブロックを再配置し、フィルタによる処理を視覚化する

図9（a）では、変調器のループ・フィルタH(f)とサンプラを入力側に移動させています。入力から出力までの伝達関数に変化はありません。再配置後のブロック図において、右側の部分はNTFに相当します。

ステップ1の線形モデルと同様に、サンプラを備える等価システムでは、入力信号はまずゲインの高いH(f)を通過します。その後、NTFのループでサンプリングなどの処理が行われます。ループ・フィルタを通過した信号には、サンプリングの前にローパス・フィルタを適用するのと同等の効果が加わります。それにより、CTSD変調器のエイリアス・フリーという性質が実現されます。CTSD変調器のSTFは、図9（b）のような応答を示します。

【ステップ4】デジタル・フィルタを追加してSTFを完成させる

帯域外の信号による冗長な情報を排除するために、CTSD変調器はオンチップのデジタル・フィルタと共に使用されます。その結果、図10に示すようなTFが得られます。f_s付近からのエイリアスは、CTSD変調器に固有のエイリアス除去能力によって減衰します。また、帯域より少し周波数の高い不要な信号は、デジタル・フィルタによって除去されます。

ここで再び図4をご覧ください。この図では、SAR ADC、DTSD ADC、CTSD ADCを比較しています。それぞれのサンプリング周波数において-80dBの除去比を得るために必要なAAFの次数を確認してください。SAR ADCでは、次数の高いAAFが必要です。つまり、最も設計が複雑になります。それに対し、CTSD ADCはエイリアス除去の能力を備えているので、外付けのAAFは必要ありません。

CTSD ADCを採用したシグナル・チェーンの優位性

ソナーにおけるビームフォーミングや、振動解析のようなマルチチャンネルのアプリケーションでは、チャンネル間の位相情報が重要な意味を持ちます。そのため、20kHzで0.05°といった具合に、チャンネル間の位相を正確に一致させなければなりません。

従来のADCを使用してシグナル・チェーンを構成する場合、受動部品とオペアンプを使用してAAFを設計していました。そのAAFの帯域内では、振幅と位相にある程度のドループが生じます。このドループは、コーナー周波数の関数として表されます。チャンネル間の位相をうまく一致させるためには、すべてのチャンネルのドループを同一にしなければなりません。そうすると、各チャンネルのフィルタのコーナー周波数を細かく調整しなければならなくなります。16MHz（サンプリング周波数）における減衰量が-80dB、-3dBのコーナー周波数（入力帯域幅）が160kHzのAAFを、2次のバターワース・フィルタとして実装すると仮定します。その場合、RCの許容誤差が1%程度であるとしたら、位相は20kHzにおいて±0.15°ずれることになります。許容誤差がより小さい受動部品を使用するという方法も考えられますが、その選択肢は多くはありません。例えそうした部品が見つかったとしても、それを採用することによって部品のコスト（BOM）が増大してしまうはずです。

一方、CTSD ADCを採用したシグナル・チェーンにはAAFは必要ありません。そのため、帯域内において、AAFに起因するチャンネル間の振幅／位相のずれは本質的に排除することができます。ICに集積されたアナログ変調器でも誤差は発生するので、位相のずれはゼロにはなりません。それでも、20kHzで±0.02°といったレベルまで抑えられます。

エイリアスの除去性能の測定、定量化

「AD4134」は、CTSDのアーキテクチャを採用した高精度のADCです。そのデータシートを見ると、エイリアスの除去性能を測定するための新たな方法についての記載があります。その方法では、同ADCに対するアナログ入力信号の周波数を掃引します。帯域外の周波数成分に対応するエイリアスが生じている場合には、その振幅を測定します。その上で、印加した信号の振幅を基準として影響の度合いを算出します。

図11に示したのは、AD4134のエイリアス除去性能を測定した結果です。サンプリング周波数は24MHz、信号帯域は160kHzという条件で、帯域外の信号による影響を評価しました。23.84MHz（f_s - 160kHz）の信号に対しては、-85dBのエイリアス除去性能が得られています。これが、同ADCのエイリアス除去性能を表す値になります。その他の周波数帯では、-100dBを超える良好なエイリアス除去性能が得られています。なお、このエイリアス除去性能を更に向上させる方法も存在します。それについては、AD4134のデータシートをご覧ください。

今回は、CTSD ADCのエイリアス除去性能について説明しました。Part 1からの解説を通して、抵抗性の入力、抵抗性のリファレンス入力、CTSDのアーキテクチャに固有のエイリアス除去能力について理解していただけたでしょう。CTSD ADCを採用したシグナル・チェーンには、AAFは必要ありません。それだけでなく、CTSD ADCは入力とリファレンスを駆動しやすいという特徴も備えています。そのため、様々なアプリケーションにおいてフロント・エンド回路の設計を簡素化することができます。Part 4では、そうした高精度のシグナル・チェーンの設計について詳しく解説する予定です。