LTC6950

製造中止

クロック分配回路を内蔵した1.4GHz低位相ノイズ、低ジッタPLL

データシート
製品セレクション・テーブル
利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.J）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
Viewing:

製品の詳細

  • 低位相ノイズおよび低ジッタ
  • 付加ジッタ：18fsRMS（12kHz～20MHz）
  • 付加ジッタ：85fsRMS（10Hz～ナイキスト周波数）
  • EZSync™マルチチップ・クロック・エッジ同期
  • ロック表示機能を備えた完全なPLLコア
  • 正規化された帯域内位相ノイズフロア：–226dBc/Hz
  • 正規化された1/f位相ノイズ：–274dBc/Hz
  • VCO入力周波数：最大1.4GHz
  • 独立した4つの低ノイズ1.4GHz LVPECL出力
  • 構成可能な1つのLVDS/CMOS出力
  • 1から63までのすべての整数を対象範囲とする個別にプログラム可能な5つのドライバ
  • 0から63までのすべての整数を対象範囲とする個別にプログラム可能な5つのVCOクロック・サイクル遅延回路
  • 接合部温度範囲：-40°C～105°C
  • ClockWizardソフトウェア設計ツールによるサポート
LTC6950
クロック分配回路を内蔵した1.4GHz低位相ノイズ、低ジッタPLL
PECLx Closed-Loop Phase Noise, fVCSO = 1GHz, Mx[5:0] = 8, fPECLx = 125MHz Product Package 1
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 2

信頼性データ 1

ユーザ・ガイド 1

アプリケーション・ノート 1

技術記事 2

データシート

これは最新改訂バージョンのデータシートです。

さらに詳しく
myAnalogに追加

myAnalogのリソース・セクション、既存／新規プロジェクトにメディアを追加する。

新規プロジェクトを作成

ソフトウェア・リソース

評価用ソフトウェア 1

ClockWizard

ClockWizard は 、PLLWizard をベースとしており、LTC6950 の評価プロセスを簡単に実行できます。ループ・フィルタ・コンポーネントを設計して最終的な位相ノイズとジッタ性能を予測できるだけでなく、 LTC6950 の出力を時間領域で表示し、それぞれの EZSync 設定に基づいて出力間の位相関係を確認できるスコープ・プロットを採用しています。また、DC590 または DC2026 によって LTC6950 デモ・ボードを制御できます。

ハードウェア・エコシステム

製品モデル 製品ライフサイクル 詳細
クロック分配器 （クロック・ディストリビューション） 2
LTC6954
最終販売 低位相ノイズ、トリプル出力クロック分配分周器/ドライバ
HMC1031
最終販売 0.1 MHz ～ 500 MHz のクロック・ジェネレータ、インテジャー N PLL 付き
シグナル・チェーン µModule レシーバー 1
LTM9013
最終販売 300MHz広帯域レシーバ
高速コンパレータ（伝播遅延100ns未満） 1
LTC6957
位相ノイズの小さいデュアル出力バッファ/ドライバ/ロジック・コンバータ
標準の高速A/Dコンバータ 2
LTC2157-14
製造中 デュアル、14ビット、250Msps ADC
LTC2208
製造中 16ビット、130Msps ADC
Modal heading
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ツールおよびシミュレーション

Linduino 3

IBISモデル 1

Linduino

Linduino はアナログ・デバイセズの Arduino 互換システムで、アナログ・デバイセズ製集積回路のファームウェア・ライブラリおよびサンプル・コードの開発と配布に使用します。Linduino対応の各製品には、LTSketchbook/Part Numberフォルダに定義されたサンプルのメイン・プログラムと、LTSketchbook/librariesフォルダに定義されたドライバ・コードが含まれています。

GitHub上のLinduinoコードのリポジトリとコード使用方法

LTSketchbookをダウンロード

Linduinoを購入

評価用キット

eval board
schematic 1
schematic 2
schematic 3
schematic 4
schematic 5
DC1795A

LTC6950 Demo Board | Integer-N PLL with 5 Outputs (Requires DC590 or DC2026)

今すぐ購入 詳細を表示

製品詳細

Demonstration circuit 1795A features the LTC6950, a 1.4GHz low phase noise, low jitter PLL with clock distribution. For ease of use, the DC1795A comes installed with a 100MHz reference and a 1GHz VCSO, voltage controlled SAW oscillator with sine wave output. All differential inputs and outputs have 0.5" spaced SMA connectors. The DC1795A has four AC coupled LVPECL outputs with 50Ω transmission lines making them suitable to drive 50Ω impedance instruments. The LVDS/CMOS output is DC coupled. The LTC6950’s EZSync™ function is made available via a turret and an SMA connector.
DC1795A
LTC6950 Demo Board | Integer-N PLL with 5 Outputs (Requires DC590 or DC2026)
DC1795A Demo Board DC1795A Demo Board DC1795A Demo Board DC1795A Demo Board DC1795A - Schematic

最新のディスカッション

1 年前
LTC6957--3 LTC6957-4 Distributor end of life notification clarification
2 年前
Interceptor Update Request
2 年前
Keyword Interceptor Update
EngineerZone®で関連するディスカッションを見る

最近表示した製品