お探しの製品ではありませんか
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
検索
その他のサポート
よく聞かれる質問（FAQ）
特長
- 1.8 Vのアナログ電源動作
- 1.8 V～3.3 Vの出力電源
- SNR：
61.5dBFS＠9.7MHz入力
61.0dBFS＠200MHz入力 - SFDR：
75dBc＠9.7MHz入力
73dBc＠200MHz入力 - 低消費：
45mW＠20MSPS
76mW＠80MSPS
- 700 MHz帯域幅を持つ差動入力
- 電圧リファレンスとサンプル&ホールド回路を内蔵
- 2 V p-p 差動アナログ入力
- DNL=±0.10LSB
- シリアル・ポート制御オプション
オフセット・バイナリ、グレイ・コード、2の補数データ・フォーマット
オプションのクロック・デューティ・サイクル・スタビライザ
インテジャー1～8の入力クロック・デバイダ
選択可能なデジタル・テスト・パターン発生機能を内蔵
省電力のパワーダウン・モード
プログラマブルなクロック／データ・アラインメント機能を持つデータ・クロック出力
.svg?rev=fd385c90e2cf4716ae9a8c8d20e6b8e3&la=ja&h=24&w=24&hash=8FE198C1188D0BCB070397DC2E4811D6){kind=icon}
AD9609は、1.8 V単電源動作、20 MSPS/40 MSPS/65 MSPS/80 MSPSの10ビット・モノリシック、シングル・チャンネルのA/Dコンバータ（ADC）です。この製品は、高性能サンプル&ホールド回路とリファレンス電圧を内蔵しています。この製品では、80 MSPSのデータ・レートで10ビット精度を提供し、全動作温度範囲でノー・ミスコードを保証するための出力誤差補正ロジックを内蔵するマルチステージ差動パイプライン・アーキテクチャを採用しています。
このADCは、プログラマブルなクロック、データ・アライメントおよびデジタル・テスト・パターン発生器など、柔軟性を最大化しシステム・コストを最小化するような設計のための、いくつかの特長を備えています。デジタル・テスト・パターンとしては、決まった擬似乱数パターンを含んでおり、カスタムのユーザー定義のテスト・パターンもシリアル・ポート・インターフェース（SPI）を介して入力することも可能です。
選択可能な内部の1～8デバイダ比を備えた差動のクロック入力により、すべての内部変換サイクルが制御されます。オプションのデューティ・サイクル・スタビライザ（DCS）は、クロック・デューティ・サイクルの大きな変動を補償して、ADC全体にわたって優れた性能を維持します。デジタル出力データは、オフセット・バイナリ、グレイ・コードまたは2の補数フォーマットで出力されます。データ・クロック出力（DCO）は、受信側ロジックに確実に適合したラッチ・タイミングで提供されます。1.8Vと3.3VのCMOSレベルの両方がサポートされています。
AD9609は、32ピン、RoHS対応LFCSPパッケージを採用し、-40℃～+85℃の工業用温度範囲にわたって動作が仕様規定されています。
アプリケーション
- 通信
- ダイバーシティー無線システム
- マルチモード・デジタル・レシーバ
GSM、EDGE、W-CDMA、LTE、CDMA2000、WiMAX、TD-SCDMA - スマート・アンテナ・システム
- バッテリ駆動の計測機器
- ハンドヘルド・スコープ・メータ
- ポータブル医用画像処理
- 超音波装置
- レーダ / LIDAR（レーザ光レーダ）
- PET/SPECT画像処理
製品のハイライト
- AD9609は1.8 V単電源で動作し、1.8 V～3.3 Vのロジック・ファミリーに対応するためのデジタル出力ドライバ電源が分離されています。
- 特許取得済みのサンプル&ホールド回路は、最大200 MHzまでの入力周波数に対して優れた性能を維持し、低価格、低消費および使い易く設計されています。
- 標準シリアル・ポート・インターフェースは、製品の数々の機能、出力データ・フォーマット、内部クロック・デバイダ、パワーダウン、DCOおよびデータ出力（D9～D0）のタイミング、オフセット調整、電圧リファレンス・モードなど、をサポートします。
- AD9609は32ピンRoHS対応LFCSPにパッケージされており、12ビットADCのAD9629、14ビットADCのAD9649とピン互換性を持っているため、20 MSPS～80 MSPSのサンプリングで10ビット～14ビット分解能のコンバータ間において簡単に設計移行が可能となっています。
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
検索
その他のサポート
よく聞かれる質問（FAQ）
{{modalTitle}}
{{modalDescription}}
{{dropdownTitle}}
- {{defaultSelectedText}} {{#each projectNames}}
- {{name}} {{/each}} {{#if newProjectText}}
-
{{newProjectText}}
{{/if}}
{{newProjectTitle}}
{{projectNameErrorText}}
AD9609
資料
Filters
1つが該当
-
すべて
-
アプリケーション・ノート
-
データシート
-
ユーザ・ガイド
-
技術記事
-
評価用設計ファイル
-
よく聞かれる質問
-
すべて
-
English
-
中国語
-
日本語
データシート
1
アプリケーション・ノート
21
969 kB
HTML
HTML
HTML
HTML
HTML
HTML
ユーザ・ガイド
1
WIKI
技術記事
1
URL
評価用設計ファイル
4
190 kB
zip
zip
よく聞かれる質問
1
HTML
利用上の注意
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。
なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
ドキュメント
データシート 1
ユーザ・ガイド 1
アプリケーション・ノート 8
AN-827: 共振方式によるアンプとスイッチド・キャパシタADCのインターフェース (Rev.0)
AN-878: 高速ADC SPIコントロール・ソフトウェア (Rev.A)
AN-586: 高速A/DコンバータのためのLVDSデータ出力 (Rev.0)
AN-935:ADC トランス結合フロントエンドの設計
AN-1142: 高速 ADC 用プリント基板のレイアウト・テクニック
AN-807: Multicarrier WCDMA Feasibility (Rev.0)
AN-808: Multicarrier CDMA2000 Feasibility (Rev.0)
AN-812: MicroController-Based Serial Port Interface (SPI) Boot Circuit (Rev.0)
技術記事 1
評価用設計ファイル 2
よく聞かれる質問 1
| 製品モデル | ピン／パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
|---|---|---|---|
| AD9609BCPZ-20 |
32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP)
|
|
|
| AD9609BCPZ-40 |
32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP)
|
|
|
| AD9609BCPZ-65 |
32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP)
|
|
|
| AD9609BCPZ-80 |
32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP)
|
|
|
| AD9609BCPZRL7-20 |
32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP)
|
|
|
| AD9609BCPZRL7-40 |
32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP)
|
|
|
| AD9609BCPZRL7-65 |
32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP)
|
|
|
| AD9609BCPZRL7-80 |
32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP)
|
|
- AD9609BCPZ-20
- ピン／パッケージ図
-
32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP)
- 資料
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
-
Ultra Librarian
-
SamacSys
- AD9609BCPZ-40
- ピン／パッケージ図
-
32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP)
- 資料
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
-
Ultra Librarian
-
SamacSys
- AD9609BCPZ-65
- ピン／パッケージ図
-
32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP)
- 資料
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
-
Ultra Librarian
-
SamacSys
- AD9609BCPZ-80
- ピン／パッケージ図
-
32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP)
- 資料
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
-
Ultra Librarian
-
SamacSys
- AD9609BCPZRL7-20
- ピン／パッケージ図
-
32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP)
- 資料
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
-
Ultra Librarian
-
SamacSys
- AD9609BCPZRL7-40
- ピン／パッケージ図
-
32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP)
- 資料
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
-
Ultra Librarian
-
SamacSys
- AD9609BCPZRL7-65
- ピン／パッケージ図
-
32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP)
- 資料
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
-
Ultra Librarian
-
SamacSys
- AD9609BCPZRL7-80
- ピン／パッケージ図
-
32-Lead LFCSP (5mm x 5mm x 0.85mm w/ EP)
- 資料
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
-
Ultra Librarian
-
SamacSys
モデルでフィルタ
製品モデル
製品ライフサイクル
PCN
2 1, 2024
- 24_0009
Qualification of alternative Wafer Fab for TSMC 0.18um Mixed Signal CMOS Process
AD9609BCPZ-20
製造中
AD9609BCPZ-40
製造中
AD9609BCPZ-65
製造中
AD9609BCPZ-80
製造中
AD9609BCPZRL7-20
製造中
AD9609BCPZRL7-40
製造中
AD9609BCPZRL7-65
製造中
AD9609BCPZRL7-80
製造中
3 13, 2017
- 17_0035
Power Down Sequence and DRVDD Voltage Restriction for AD9649, AD9629 and AD9609.
AD9609BCPZ-20
製造中
AD9609BCPZ-40
製造中
AD9609BCPZ-65
製造中
AD9609BCPZ-80
製造中
AD9609BCPZRL7-20
製造中
AD9609BCPZRL7-40
製造中
AD9609BCPZRL7-65
製造中
AD9609BCPZRL7-80
製造中
11 10, 2014
- 14_0047
Conversion of 5x5mm body Size LFCSP Package Outlines from Punch to Sawn and Transfer of Assembly Site to Amkor Philippines.
AD9609BCPZ-20
製造中
AD9609BCPZ-40
製造中
AD9609BCPZ-65
製造中
AD9609BCPZ-80
製造中
AD9609BCPZRL7-20
製造中
AD9609BCPZRL7-40
製造中
AD9609BCPZRL7-65
製造中
AD9609BCPZRL7-80
製造中
モデルでフィルタ
製品モデル
製品ライフサイクル
PCN
2 1, 2024
- 24_0009
Qualification of alternative Wafer Fab for TSMC 0.18um Mixed Signal CMOS Process
AD9609BCPZ-20
製造中
AD9609BCPZ-40
製造中
AD9609BCPZ-65
製造中
AD9609BCPZ-80
製造中
AD9609BCPZRL7-20
製造中
AD9609BCPZRL7-40
製造中
AD9609BCPZRL7-65
製造中
AD9609BCPZRL7-80
製造中
3 13, 2017
- 17_0035
Power Down Sequence and DRVDD Voltage Restriction for AD9649, AD9629 and AD9609.
AD9609BCPZ-20
製造中
AD9609BCPZ-40
製造中
AD9609BCPZ-65
製造中
AD9609BCPZ-80
製造中
AD9609BCPZRL7-20
製造中
AD9609BCPZRL7-40
製造中
AD9609BCPZRL7-65
製造中
AD9609BCPZRL7-80
製造中
11 10, 2014
- 14_0047
Conversion of 5x5mm body Size LFCSP Package Outlines from Punch to Sawn and Transfer of Assembly Site to Amkor Philippines.
AD9609BCPZ-20
製造中
AD9609BCPZ-40
製造中
AD9609BCPZ-65
製造中
AD9609BCPZ-80
製造中
AD9609BCPZRL7-20
製造中
AD9609BCPZRL7-40
製造中
AD9609BCPZRL7-65
製造中
AD9609BCPZRL7-80
製造中
ソフトウェアおよび製品のエコシステム
| 製品モデル | 製品ライフサイクル | 詳細 | ||
|---|---|---|---|---|
|
クロック生成デバイス3 |
||||
|
新規設計に推奨 |
クロック分配器、1.2 GHz、PLL内蔵、分周器内蔵、遅延調整、8出力 |
|||
|
新規設計に推奨 |
クロック分配器、800MHz、PLL内蔵、分周器内蔵、遅延調整、5出力 |
|||
|
新規設計に推奨 |
クロック分配IC、1.2GHz、2つの1.6GHz入力、分周器／遅延調整内蔵、5出力 |
|||
|
クロック分配器 （クロック・ディストリビューション）3 |
||||
|
新規設計に推奨 |
クロック分配IC、800 MHz、分周機能、遅延調整機能、3出力 |
|||
|
新規設計に推奨 |
クロック分配IC、1.6GHz、分周器、遅延調整、3出力 |
|||
|
新規設計に推奨 |
1.6 GHZクロック分配IC、ドライバ、遅延調整、2出力 |
|||
|
シングルエンド入力差動出力アンプ2 |
||||
|
新規設計に推奨 |
ADCドライバ、超低歪み、差動（シングル） |
|||
|
新規設計に推奨 |
ADCドライバ、差動、超低歪み、シングル |
|||
|
デジタル制御VGA2 |
||||
|
製造中 |
可変ゲイン・アンプ、デジタル制御、750MHz |
|||
|
製造中 |
VGA、IF段、超低歪み |
|||
|
完全差動アンプ2 |
||||
|
新規設計に推奨 |
RF/IF用差動アンプ、超低歪み、2.9GHz |
|||
|
新規設計に推奨 |
RF/IF用差動アンプ、超低歪み、3.3 GHz |
|||
必要なソフトウェア／ドライバが見つかりませんか？
ドライバ／ソフトウェアをリクエスト評価用キット 2
HSC-ADC-EVALCZ
FPGAベースのデータ・キャプチャ・キット
製品の詳細
資料
ソフトウェア
ZIP
ZIP
29.79 M
ZIP
EVAL-AD9609
AD9609 Evaluation Board
製品の詳細
This page contains evaluation board documentation and ordering information for evaluating the AD9609.
The AD9609-80EBZ is an evaluation board for the AD9609, single 10-bit ADC. This reference design provides all of the support circuitry to operate devices in their various modes and configurations, It is designed to interface directly with the HSC-ADC-EVALCZ data capture card, allowing users to download captured data for analysis. The Visual Analog software package, which is used to interface with the device’s hardware, allows users to download captured data for analysis with a user-friendly graphical interface. The SPI controller software package is also compatible with this hardware and allows the user to access the SPI programmable features of the AD9609.
The AD9609 data sheet provides additional information related to device configuration and performance and should be consulted when using these tools. All documents and Visual Analog and SPI Controller are available at the High Speed ADC Evaluation Boards page. For additional information or questions, please email highspeed.converters@analog.com.
ツールおよびシミュレーション 5
Virtual Eval（仮想評価、 ベータ版）
Sパラメータ 1
Sパラメータ
IBISモデル 1
Visual Analog
MathWorks® 1
