Facebookをフォロー はじめに
多くのアプリケーションでは、取得した信号を正確に処理するために、アナログ信号からデジタル・データへの変換が行われます。言い換えると、そうしたシステムには、高い精度でデータ・アクイジションを行うためのシグナル・チェーンが必要になります。高精度のシステムを設計する技術者は、プリント回路基板に実装する回路の密度を高めるとともに、システムの性能を向上しつつ、消費電力を抑えられる画期的な方法を絶えず探し求めなければなりません。本稿では、まず精度の高いデータ・アクイジションを実現するためのシグナル・チェーンを設計する際に直面する課題を指摘します。そのうえで、新世代のSAR ADC（逐次比較型A/Dコンバータ）を使用して、その課題に対処する方法について論じます。ここで言う新世代のSAR ADCとは、分解能が16/18ビットで変換レートが2MSPSの高精度品のことです。アナログ・デバイセズの最新技術を使って設計された「AD4000」や「AD4003」がこれに相当します。両製品はそれぞれ分解能が16ビット、18ビットのADCです。いずれも性能が高く、使いやすい機能を備えていることから、シグナル・チェーンにおける消費電力の削減、複雑さの低減、チャンネル密度の向上といったシステム・レベルのメリットを数多く提供します。本稿では、まずデータ・アクイジション用サブシステムの性能と設計に関する一般的な問題に注目します。そのうえで、多様な市場においてAD4000/AD4003がアプリケーションのレベルでどのような効果をもたらすのか説明します。
シグナル・チェーン設計が抱える課題
図1に示したのは、高精度のデータ・アクイジション・システムを構築する際に使用される典型的なシグナル・チェーンです。高精度のデータ・アクイジション・システムは、自動テスト装置やマシン・オートメーション、産業用機器、医療用機器などのアプリケーションで使用されます。これらのアプリケーションには、通常は技術的に相容れないと考えられている共通の傾向があります。例えば、システムの消費電力に対する厳しい要件に対応したり、基板面積を縮小するために高いチャンネル密度を実現したりするためには、性能とのトレードオフが必要になります。高精度のデータ・アクイジションに使用するシグナル・チェーンの設計者らは、一般的に以下に挙げるような課題に直面することになります。
- SAR ADCの入力部の駆動
- 同入力部の過電圧保護
- システムを単電源で構成することによる消費電力の削減
- システムで低消費電力のマイクロコントローラやデジタル・アイソレータを使用する場合のスループットの向上
典型的なシグナル・チェーン
一般に、高分解能で高精度のSAR ADCは入力部にスイッチド・キャパシタを使用しています。その駆動は以前から厄介な問題となっていました。システム設計者はADC用のドライバのデータシートを注意深く読み、ノイズや歪み、入/出力電圧、ヘッドルーム/フットルーム、帯域幅、セトリング時間などの仕様を確認する必要があります。高速SAR ADCに適用するドライバ・アンプには、アクイジション時間内にADCの入力部にあるスイッチド・キャパシタのキックバックをセトリングすることが求められます。そのためには、帯域幅が広く、ノイズが少なく、出力能力が高くなければなりません。結果として、選択肢が非常に狭くなり、性能/電力/実装面積の面で大きなトレードオフが生じてしまいます。また、ドライバの出力とSAR ADCの入力部の間に配置するRC（抵抗‐コンデンサ）フィルタを適切に選択しなければならず、ドライバ・アンプの選択と性能にはより大きな制約が生じます。また、RCフィルタには、広帯域のノイズを制限し、電荷のキックバックの影響を低減することが求められます。通常、システム設計者は、選択したドライバ・アンプとRCフィルタによって望ましいかたちでADCを駆動できることを保証するために、かなりの時間を費やしてシグナル・チェーンを評価する必要があります。
電池式の計測器のように消費電力を重視するアプリケーションでは、多くの場合、低電圧の単一電源でシステムを動作させることが望まれます。そうすれば回路の消費電力を最小限に抑えられることが多いからです。ただし、そのようなシステム構成にすると、アンプにおいてヘッドルームとフットルームで問題が生じることがあります。ドライバ・アンプが、グラウンドまで、またはADCの入力範囲の上限まで信号を駆動できず、ADCの入力範囲をフルに活用できない可能性があるのです。その結果、システム全体の性能が低下してしまいます。この問題を解消するには、消費電力の増加には目をつぶって電源の種類を増やすか、システムのダイナミック・レンジが低下することを許容する必要があります。
ほとんどのADCは、アナログ入力部（IN+、IN-） を過電圧から保護するための回路としては、ESD（静電気放電）保護用のダイオードしか内蔵していません。ドライバ・アンプの電源レールの片側がVREFより高くもう一方がグラウンドより低い場合、アンプの出力がADCの入力電圧範囲を外れる可能性があります。また、過電圧の状態では、アナログ入力ピンのうちいずれか（IN+またはIN-） とREFの間のESD保護ダイオードが順方向バイアスになります。そのため、入力ピンがREFに短絡してリファレンスに過負荷がかかる可能性があります。結果として、複数のADCで共有しているリファレンスが不安定な状態になったり、ADCが損傷してしまったりすることがあります。過電圧によってADCが損傷するのを防ぐために、ADCの入力部にはショットキー・ダイオードのような保護回路を加えなければなりません。ただ、ショットキー・ダイオードを使用すると、リーク電流によって歪みや誤差が生じることがあります。
ひと言で高精度のアプリケーションと言っても、それぞれに仕様は異なります。例えば、ADCと接続されるプロセッサに関しては異なるニーズが存在する可能性があります。アプリケーションによっては、安全を確保するためにADCとプロセッサを電気的に絶縁しなければなりません。これを実現するためには、ADCとプロセッサの間にデジタル・アイソレータを適用します。選択したプロセッサや求められる絶縁のレベルに依存し、ADCとの接続に使用されるデジタル・インターフェースには制約が生じます。一般に、ローエンドのプロセッサ/FPGAや低消費電力のマイクロコントローラは、比較的低いシリアル・クロック・レートにしか対応しません。そのため、変換結果を出力（クロック・アウト）する前の変換時間が長くかかり、所望のスループットが得られなくなることがあります。デジタル・アイソレータについても、絶縁バリアをまたがる最大シリアル・クロック・レートがアイソレータの伝搬遅延によって制限され、ADCのスループットが制限される可能性があります。このような条件下では、シリアル・クロック・レートを大幅に上げることなく、高いスループットを得ることができるADCが望まれます。
高精度のSAR ADCによる課題の解決
AD4000、AD4003は高精度のSAR ADC製品です。分解能はそれぞれ16ビット、18ビットで、高速、低消費電力、単電源動作という特徴を備えています。
高い性能を発揮しつつ、システムの複雑さの低減、シグナル・チェーンで使用する部品構成の簡素化、市場投入までの期間の大幅な短縮を実現する使いやすい機能を備えています（図2）。この製品ファミリーを使うことにより、設計者は、大きなトレードオフを伴うことなく、高精度のデータ・アクイジション・システムにおけるシステム・レベルの技術的な課題を解決できます。AD4000/AD4003の特徴の1つはアクイジション・フェーズが長いことです。また、高入力インピーダンスモード（以下、ハイZモード）やスパン圧縮モードを備えていることから、ADC用のドライバ段の設計に関する課題が軽減されます。そのため、ADC用のドライバをより柔軟に選択することができます。結果として、システム全体の消費電力を削減するとともに、回路の実装密度を高め、設計期間を短縮することが可能になります。使いやすい各種の機能は、SPI（Serial Peripheral Interface）を介して構成用レジスタに値を書き込むことでイネーブル/ディスエーブルに制御できます。なお、AD4000/AD4003の製品ファミリーは、10リードのADC製品ファミリー「AD798x」、「AD769x」とピン互換性を持ちます。
AD4000/AD4003の使いやすい機能
長いアクイジション・フェーズ
AD4000/AD4003は変換時間が290nsという非常に高速な製品です。これらの製品では、進行中の変換プロセスが終了する100ns前にアクイジション時間に戻ります。SARADCの変換サイクルは変換フェーズとアクイジション・フェーズから成ります。ADCが内蔵する容量性のD/Aコンバータ（DAC）は、変換フェーズの間、逐次変換を実行するためにADCの入力部から切り離されます。アクイジション・フェーズの間は、入力部に再度接続されます。ADC用のドライバは次の変換フェーズが始まる前に入力を適切な電圧にセトリングしなければなりません。アクイジション・フェーズが長いと、ドライバ・アンプのセトリングに関する要件が緩和されます。また、RCフィルタのカットオフ周波数を低くすることができます。これは、よりノイズの大きいアンプや、より出力能力が低く帯域幅の狭いアンプでも許容できるということを意味します。RCフィルタに使用するCの値を小さくすれば、Rの値を大きくすることができます。それによって、歪み性能にそれほど影響を及ぼすことなく、アンプの安定性の問題を軽減することが可能になります。また、Rの値を大きくするということは、ADCの入力部を過電圧から保護することにもつながります。さらに、アンプにおけるダイナミックな消費電力を削減することも可能です。
ハイZモード
データシートに記載された最高性能で高分解能/高精度のSAR ADCを動作させるのは容易ではありません。多くの場合、システム設計者は高精度のアプリケーションを実現するために、消費電力が多い高速の専用アンプを使用して従来型SAR DACのスイッチド・キャパシタ入力を駆動しなければなりませんでした。これは、高精度のデータ・アクイジション用シグナル・チェーンの設計で直面する一般的な課題の1つです。AD4000/AD4003のハイZモードを利用すれば、低い周波数（10kHz以下）またはDC信号に対し、入力電流を抑えつつ、約100kHzまでの入力周波数範囲で歪み性能を改善することができます。
AD4000/AD4003のハイZモードは、アクイジションの開始時に容量性DACを入力に接続することで生じる非線形な電荷のキックバックを低減するというものです。ハイZモードがイネーブルの場合、容量性DACは変換の終了時に、直前にサンプリングした電圧を保持するためにチャージされます。この処理によって、次のサンプリングの前にADCの入力部で取得される電圧に対し、変換プロセスからの非線形な電荷の影響を小さく抑えられます。
図3は、ハイZモードをイネーブル/ディスエーブルにした時のAD4000/AD4003の入力電流を示したものです。ハイZモードがディスエーブルであっても、入力電流が少なければ、市場で入手できる従来のSAR ADCよりかなり容易に駆動できます。図3を基に、ハイZモードをディスエーブルにした時の入力電流を前世代の「AD7982」と比較すると、AD4003の入力電流は1MSPSの場合で1/4に削減されることがわかります。ハイZモードをイネーブルにすると、入力電流はさらにμA以下のレベルにまで削減されます。入力周波数が100kHzより高い場合や入力を多重化する場合には、ハイZモードをディスエーブルにする必要があります。
AD4000/AD4003は入力電流が削減されたことから、従来のSAR ADCよりもかなり高いソース・インピーダンスで駆動することができます。RCフィルタの抵抗については、従来のSAR ADCを使用する場合よりも10倍大きい値にすることが可能です。
（ハイZモードをイネーブル/ ディスエーブルにした場合）
図4に示すように、AD4000/AD4003を使用する場合、RCフィルタのカットオフ周波数を低く抑えつつ、ドライバ・アンプとしては消費電力が少なく帯域幅の狭い高精度のアンプを選択できます。つまり、高速ADC専用のドライバは不要になります。そのため、精度が高く帯域幅の狭いアプリケーション（信号帯域幅が10kHz以下）において、システムの消費電力、サイズ、コストを削減することができます。AD4000/AD4003を採用すれば、SARADCの入力スイッチド・キャパシタに対するセトリングの要件ではなく、対象とする信号の帯域幅に基づいてドライバ・アンプとRCフィルタを選択できるようになるということです。
図5と図6は、AD4003を最大スループットの2MSPSで動作させ、RCフィルタの値を変えてハイZモードをイネーブル/ディスエーブルにした時のS/N比とTHDを示したものです。ドライバ・アンプとして1個のアンプ当たりの静止電流が400 μ Aの「ADA4077」、同600 μ A の「ADA4084」、同1.5mAの「ADA4610」という3種の高精度アンプを使用した場合の結果です。ハイZモードがイネーブル、RCフィルタの帯域幅が2.27MHzという条件で、1kHzの信号を入力した時のS/N比は96dB～99dB、THD-110dB以下となっています。ハイZモードがイネーブルの時、THDはRの値が200Ω以上の場合に約10dB良い値になります。S/N比は、RCフィルタのカットオフ周波数が非常に低くても99dB付近を維持できます。
ハイZモードがイネーブルの場合、ADCの消費電力は約2mW/MSPS増加します。それでも、「ADA4807-1」のようなADC専用ドライバを使用する場合よりは大幅に少なくなります。また、プリント回路基板の面積と部品点数も削減できます。ほとんどのシステムでは、シグナル・チェーンで実現できるAC/DC性能はフロントエンドによって制限されます。アンプのノイズ性能と歪み性能が、ある入力周波数におけるS/N比とTHDを支配することは、図5と図6で使用した高精度アンプのデータシートを見れば明らかです。しかし、ハイZモードを備えるAD4003を採用すれば、RCフィルタの選択における柔軟性が高まります。また、シグナル・コンディショニング段で使用する高精度アンプを含めて、アンプの選択肢の幅をかなり広げることができます。例えば、AD4003のハイZモードがイネーブルで、4.42MHzという広帯域幅の入力フィルタを備えたADA4084-2を使用するとします。その場合、S/N比は約95dBになります。一方、帯域幅が498kHzのフィルタを使用してADC用ドライバのノイズをより積極的にフィルタリングした場合、S/N比は3dB向上して98dBになります。RCフィルタのカットオフ周波数が低い場合にAD7982のS/N比が劣化するのは、同ADCの入力部において短いアクイジション時間内にキックバックをセトリングできないからです。
（ADA4077、ADA4084 、ADA4610を使用した場合）
（ADA4077、ADA4084、ADA4610を使用した場合）
図7 （ a ） は、ADC用ドライバとして消費電力がADA4807の40％のADA4077を使用できることを示すデータです。AD4003はハイZモードがディスエーブルの場合でも、SINAD（ 信号/ノイズ＋ 歪み） がAD7982よりも3dB良好な約97dBに達することがわかります。RCフィルタの帯域幅が2.9MHzと広くても、ADA4077はAD7982を直接駆動することができず、最高の性能を得ることはできません。また、ADA4077は、RCフィルタのカットオフ周波数が低くても、アクイジション時間内にADCのキックバックをセトリングすることができません。そのため、ADCのSINADは劣化します。AD4003では、ハイZモードがディスエーブルでもイネーブルでもスイッチド・キャパシタのキックバックがかなり削減されます。アクイジション時間は1MSPSの場合で2.5倍長くなるので、AD7982よりもSINADは大幅に良い値になります。
ハイZモードがイネーブルの時、AD4003のSINADは、いずれのADC用ドライバを使用した場合でも、カットオフ周波数が低いRCフィルタを組み合わせれば（ハイZモードがディスエーブルの時よりも）良好な値を示します。つまり、対象とする信号帯域幅が狭い場合、RFフィルタにより、シグナル・チェーンの上流の部品で決まる広帯域のノイズを効果的に除去できるということです。ハイZモードがディスエーブルの場合には、RCフィルタのカットオフ周波数とSINADの間にはトレードオフが生じます。
（AD4003のハイZモードをディスエーブル/イネーブルにした時のRC帯域幅に対するSINAD。
サンプリング・レートは1MSPS、入力信号周波数は1kHz）
スパン圧縮
AD4000/AD4003はスパン圧縮モードも備えています。このモードは、SAR ADC用のドライバが正の単電源で動作するシステムで使用すると効果的です。言い換えると、ドライバが負電源を必要としなくても、ADCの分解能をフルに活用できるケースです。その場合、消費電力が削減され、電源設計の複雑さが軽減されます。図8に示すように、AD4000/AD4003は、ゼロスケールのコードを0V～0.1V×VREFに、フルスケールのコードをVREF～0.9×VREFにマッピングするデジタル・スケーリング機能を実行します。AD4000/AD4003のS/N比は、入力範囲が狭まることによって約1.9dB（ 20×log（ 4 /5））低下します。
一例として、5Vの単電源と4 .096V（ 代表値） のリファレンス電圧を使用して動作するサブシステムでは、フルスケールの入力範囲が0.41V～3.69Vになり、ドライバ・アンプに電力を供給するのに十分なヘッドルームが得られます。
過電圧のクランプ
オペアンプの電源レールの片側がVREFより高く、もう一方がグラウンドより低いアプリケーションを考えます。その場合、アンプの出力がADCの入力電圧範囲を超えてしまう可能性があります。図9において、正入力が範囲を超えると、D1を通ってREFに電流が流れ、リファレンスに乱れが生じます。最悪の場合、リファレンスが許容可能な最大値を超えて、デバイスが損傷してしまうこともあります。
AD4000/AD4003では、アナログ入力がリファレンス電圧よりも400mV高くなると内部のクランプ回路がオンになります。すると、電流はクランプ回路を通ってグラウンドに流れるようになります。それにより、入力がさらに上昇してデバイスが損傷するという事態を回避できます。
図9に示すように、AD4000/AD4003は内部に過電圧クランプ回路を備えています。そのため、大きな外付け抵抗REXT（200Ω）がある場合には、外付けの保護ダイオード（とそれを実装するための基板上のスペース）は必要ありません。クランプ回路はD1より先にオンになり、電流を最大でも50mAまでに抑える役割を果たします。それにより、ADC内部に対する入力電圧が安全な動作範囲内に制限され、デバイスの損傷を防ぐことができます。またリファレンスの乱れも生じなくなります。この機能は、複数のADCがリファレンスを共有するシステムでは特に重要な意味を持ちます。
効率的なデジタル・インターフェース
AD4000/AD4003は、レジスタをプログラムすることにより、7種類のモードで動作させることができます。そのプログラミングを行うために、柔軟性の高いデジタル・シリアル・インターフェースを備えています。7 種のモードのうちの1つはターボ・モードと呼ばれます。
このモードでは、ADCの変換中に直前の変換結果の出力（クロック・アウト）を開始することができます（図10）。短い変換時間と同モードが組み合わせられることで、SPIのクロック・レートを下げることができます。
また、絶縁方法を簡素化することも可能になります。具体的には、デジタル・アイソレータの遅延に対する要件が緩和されることから、ローエンドのプロセッサ/FPGAや、低消費電力で比較的シリアル・クロック・レートの低いマイクロコントローラまでを選択肢にすることができます。例えば、AD4003では、1MSPSで動作させる場合、AD7982のSPIクロック・レートに対して40％ のクロック・レート（66MHzに対して25MHz） を使用できます。ユーザーはレジスタ・ビットに対する書き込み/読み出しを行うことで、AD4000/AD4003の使いやすい機能をイネーブルにすることができます。また、診断を可能にするために、レジスタのリード・バック（読み出し） に加えて、6ビットのステータス・ワードを変換結果にアペンドすることも可能になっています。シリアル・インターフェースは1.8Vの論理レベルにスペック・ダウンされますが、その条件下でも2MSPSのスループットを得ることができます。なお、ターボ・モードをイネーブルにした状態でAD4003を2MSPSで動作させるには、SCKのクロック・レートとしては最低でも75MHzが必要です。
AD4000/AD4003の性能
AD4000 / AD4003 の消費電力は、1.8 V の電源電圧、2MSPS の変換レートで動作させた場合で14mW / 16mW です。その条件で、最大±1.0LSB（±3.8ppm）の優れた直線性と18ビットのノー・ミッシング・コードが保証されます。図11は、各コードに対するAD4003のINLの評価結果です。AD4003は、ナイキスト周波数までの広い入力周波数範囲でAD7982よりも優れたSINADを実現します（図12）。そのため、広帯域幅で高精度の計測装置などに適用可能です。AD4000/AD4003は10リードの小型パッケージ（3mm×3mmのLFCSP、オプションで3mm×5mmのMSOP）で提供されています。AD798x/AD769xファミリーの製品とピン互換性を持ちます。
AD4000/AD4003は各変換フェーズの終了時に自動的にパワー・ダウンします。そのため、消費電力はスループットに対して直線的に増加します（図13）。この特徴は、サンプリング・レートの低い（数Hzのレベルを含む）システムや、電池で駆動する携帯型/ウェアラブル型のシステムに最適です。デューティ・サイクルの低いアプリケーションであっても、1つ目の変換結果から常に有効です。
システム・アプリケーション
AD4000/AD4003は、高性能、小型、低消費電力でありながら、いくつもの使いやすい機能を備えた製品です。そのため、高精度の制御/計測を伴うさまざまなシステム・アプリケーションに対して優れたソリューションとなります（図14）。AD4000/AD4003を使用すれば、測定における不確実性を低減し、再現性を高めることができます。また、高いチャンネル密度を実現可能なので、自動テスト装置やマシンの自動制御装置、医療用画像機器におけるスループットの向上に役立ちます。パワー・アナライザや質量分析などのアプリケーションのように、高速の過渡的現象や飛行時間情報を捕捉するために、より高い周波数性能が求められるシステムにも適しています。
まとめ
AD4000/AD4003を採用することにより、設計者は、高精度のデータ・アクイジション・システムにおけるシステム・レベルの技術的な課題を解決することができます。大きなトレードオフが生じなくなることから、システム全体の設計時間を短縮することも可能になります。優れた性能を発揮するAD4000/AD4003を使えば、測定の精度を高められます。また、実装面積が小さく、システム・レベルの熱放射も少ないため、高密度化を実現することも可能になります。
