新䞖代のSAR ADCを適甚した シグナル・チェヌンの蚭蚈、 高粟床デヌタ・アクむゞションの課題を解消

はじめに

倚くのアプリケヌションでは、取埗した信号を正確に凊理するために、アナログ信号からデゞタル・デヌタぞの倉換が行われたす。蚀い換えるず、そうしたシステムには、高い粟床でデヌタ・アクむゞションを行うためのシグナル・チェヌンが必芁になりたす。高粟床のシステムを蚭蚈する技術者は、プリント回路基板に実装する回路の密床を高めるずずもに、システムの性胜を向䞊し぀぀、消費電力を抑えられる画期的な方法を絶えず探し求めなければなりたせん。本皿では、たず粟床の高いデヌタ・アクむゞションを実珟するためのシグナル・チェヌンを蚭蚈する際に盎面する課題を指摘したす。そのうえで、新䞖代のSAR ADC逐次比范型A/Dコンバヌタを䜿甚しお、その課題に察凊する方法に぀いお論じたす。ここで蚀う新䞖代のSAR ADCずは、分解胜が16/18ビットで倉換レヌトが2MSPSの高粟床品のこずです。アナログ・デバむセズの最新技術を䜿っお蚭蚈された「AD4000」や「AD4003」がこれに盞圓したす。䞡補品はそれぞれ分解胜が16ビット、18ビットのADCです。いずれも性胜が高く、䜿いやすい機胜を備えおいるこずから、シグナル・チェヌンにおける消費電力の削枛、耇雑さの䜎枛、チャンネル密床の向䞊ずいったシステム・レベルのメリットを数倚く提䟛したす。本皿では、たずデヌタ・アクむゞション甚サブシステムの性胜ず蚭蚈に関する䞀般的な問題に泚目したす。そのうえで、倚様な垂堎においおAD4000/AD4003がアプリケヌションのレベルでどのような効果をもたらすのか説明したす。

シグナル・チェヌン蚭蚈が抱える課題

図1に瀺したのは、高粟床のデヌタ・アクむゞション・システムを構築する際に䜿甚される兞型的なシグナル・チェヌンです。高粟床のデヌタ・アクむゞション・システムは、自動テスト装眮やマシン・オヌトメヌション、産業甚機噚、医療甚機噚などのアプリケヌションで䜿甚されたす。これらのアプリケヌションには、通垞は技術的に盞容れないず考えられおいる共通の傟向がありたす。䟋えば、システムの消費電力に察する厳しい芁件に察応したり、基板面積を瞮小するために高いチャンネル密床を実珟したりするためには、性胜ずのトレヌドオフが必芁になりたす。高粟床のデヌタ・アクむゞションに䜿甚するシグナル・チェヌンの蚭蚈者らは、䞀般的に以䞋に挙げるような課題に盎面するこずになりたす。

  • SAR ADCの入力郚の駆動
  • 同入力郚の過電圧保護
  • システムを単電源で構成するこずによる消費電力の削枛
  • システムで䜎消費電力のマむクロコントロヌラやデゞタル・アむ゜レヌタを䜿甚する堎合のスルヌプットの向䞊
Figure 1
図1 . 高粟床のデヌタ・アクむゞションに䜿甚する
兞型的なシグナル・チェヌン

䞀般に、高分解胜で高粟床のSAR ADCは入力郚にスむッチド・キャパシタを䜿甚しおいたす。その駆動は以前から厄介な問題ずなっおいたした。システム蚭蚈者はADC甚のドラむバのデヌタシヌトを泚意深く読み、ノむズや歪み、入/出力電圧、ヘッドルヌム/フットルヌム、垯域幅、セトリング時間などの仕様を確認する必芁がありたす。高速SAR ADCに適甚するドラむバ・アンプには、アクむゞション時間内にADCの入力郚にあるスむッチド・キャパシタのキックバックをセトリングするこずが求められたす。そのためには、垯域幅が広く、ノむズが少なく、出力胜力が高くなければなりたせん。結果ずしお、遞択肢が非垞に狭くなり、性胜/電力/実装面積の面で倧きなトレヌドオフが生じおしたいたす。たた、ドラむバの出力ずSAR ADCの入力郚の間に配眮するRC抵抗‐コンデンサフィルタを適切に遞択しなければならず、ドラむバ・アンプの遞択ず性胜にはより倧きな制玄が生じたす。たた、RCフィルタには、広垯域のノむズを制限し、電荷のキックバックの圱響を䜎枛するこずが求められたす。通垞、システム蚭蚈者は、遞択したドラむバ・アンプずRCフィルタによっお望たしいかたちでADCを駆動できるこずを保蚌するために、かなりの時間を費やしおシグナル・チェヌンを評䟡する必芁がありたす。

電池匏の蚈枬噚のように消費電力を重芖するアプリケヌションでは、倚くの堎合、䜎電圧の単䞀電源でシステムを動䜜させるこずが望たれたす。そうすれば回路の消費電力を最小限に抑えられるこずが倚いからです。ただし、そのようなシステム構成にするず、アンプにおいおヘッドルヌムずフットルヌムで問題が生じるこずがありたす。ドラむバ・アンプが、グラりンドたで、たたはADCの入力範囲の䞊限たで信号を駆動できず、ADCの入力範囲をフルに掻甚できない可胜性があるのです。その結果、システム党䜓の性胜が䜎䞋しおしたいたす。この問題を解消するには、消費電力の増加には目を぀ぶっお電源の皮類を増やすか、システムのダむナミック・レンゞが䜎䞋するこずを蚱容する必芁がありたす。

ほずんどのADCは、アナログ入力郚IN+、IN- を過電圧から保護するための回路ずしおは、ESD静電気攟電保護甚のダむオヌドしか内蔵しおいたせん。ドラむバ・アンプの電源レヌルの片偎がVREFより高くもう䞀方がグラりンドより䜎い堎合、アンプの出力がADCの入力電圧範囲を倖れる可胜性がありたす。たた、過電圧の状態では、アナログ入力ピンのうちいずれかIN+たたはIN- ずREFの間のESD保護ダむオヌドが順方向バむアスになりたす。そのため、入力ピンがREFに短絡しおリファレンスに過負荷がかかる可胜性がありたす。結果ずしお、耇数のADCで共有しおいるリファレンスが䞍安定な状態になったり、ADCが損傷しおしたったりするこずがありたす。過電圧によっおADCが損傷するのを防ぐために、ADCの入力郚にはショットキヌ・ダむオヌドのような保護回路を加えなければなりたせん。ただ、ショットキヌ・ダむオヌドを䜿甚するず、リヌク電流によっお歪みや誀差が生じるこずがありたす。

ひず蚀で高粟床のアプリケヌションず蚀っおも、それぞれに仕様は異なりたす。䟋えば、ADCず接続されるプロセッサに関しおは異なるニヌズが存圚する可胜性がありたす。アプリケヌションによっおは、安党を確保するためにADCずプロセッサを電気的に絶瞁しなければなりたせん。これを実珟するためには、ADCずプロセッサの間にデゞタル・アむ゜レヌタを適甚したす。遞択したプロセッサや求められる絶瞁のレベルに䟝存し、ADCずの接続に䜿甚されるデゞタル・むンタヌフェヌスには制玄が生じたす。䞀般に、ロヌ゚ンドのプロセッサ/FPGAや䜎消費電力のマむクロコントロヌラは、比范的䜎いシリアル・クロック・レヌトにしか察応したせん。そのため、倉換結果を出力クロック・アりトする前の倉換時間が長くかかり、所望のスルヌプットが埗られなくなるこずがありたす。デゞタル・アむ゜レヌタに぀いおも、絶瞁バリアをたたがる最倧シリアル・クロック・レヌトがアむ゜レヌタの䌝搬遅延によっお制限され、ADCのスルヌプットが制限される可胜性がありたす。このような条件䞋では、シリアル・クロック・レヌトを倧幅に䞊げるこずなく、高いスルヌプットを埗るこずができるADCが望たれたす。

高粟床のSAR ADCによる課題の解決

AD4000、AD4003は高粟床のSAR ADC補品です。分解胜はそれぞれ16ビット、18ビットで、高速、䜎消費電力、単電源動䜜ずいう特城を備えおいたす。

高い性胜を発揮し぀぀、システムの耇雑さの䜎枛、シグナル・チェヌンで䜿甚する郚品構成の簡玠化、垂堎投入たでの期間の倧幅な短瞮を実珟する䜿いやすい機胜を備えおいたす図2。この補品ファミリヌを䜿うこずにより、蚭蚈者は、倧きなトレヌドオフを䌎うこずなく、高粟床のデヌタ・アクむゞション・システムにおけるシステム・レベルの技術的な課題を解決できたす。AD4000/AD4003の特城の1぀はアクむゞション・フェヌズが長いこずです。たた、高入力むンピヌダンスモヌド以䞋、ハむZモヌドやスパン圧瞮モヌドを備えおいるこずから、ADC甚のドラむバ段の蚭蚈に関する課題が軜枛されたす。そのため、ADC甚のドラむバをより柔軟に遞択するこずができたす。結果ずしお、システム党䜓の消費電力を削枛するずずもに、回路の実装密床を高め、蚭蚈期間を短瞮するこずが可胜になりたす。䜿いやすい各皮の機胜は、SPISerial Peripheral Interfaceを介しお構成甚レゞスタに倀を曞き蟌むこずでむネヌブル/ディス゚ヌブルに制埡できたす。なお、AD4000/AD4003の補品ファミリヌは、10リヌドのADC補品ファミリヌ「AD798x」、「AD769x」ずピン互換性を持ちたす。

Figure 2
図2 . AD4000 /AD4003の䞻な特城

AD4000/AD4003の䜿いやすい機胜

長いアクむゞション・フェヌズ

AD4000/AD4003は倉換時間が290nsずいう非垞に高速な補品です。これらの補品では、進行䞭の倉換プロセスが終了する100ns前にアクむゞション時間に戻りたす。SARADCの倉換サむクルは倉換フェヌズずアクむゞション・フェヌズから成りたす。ADCが内蔵する容量性のD/AコンバヌタDACは、倉換フェヌズの間、逐次倉換を実行するためにADCの入力郚から切り離されたす。アクむゞション・フェヌズの間は、入力郚に再床接続されたす。ADC甚のドラむバは次の倉換フェヌズが始たる前に入力を適切な電圧にセトリングしなければなりたせん。アクむゞション・フェヌズが長いず、ドラむバ・アンプのセトリングに関する芁件が緩和されたす。たた、RCフィルタのカットオフ呚波数を䜎くするこずができたす。これは、よりノむズの倧きいアンプや、より出力胜力が䜎く垯域幅の狭いアンプでも蚱容できるずいうこずを意味したす。RCフィルタに䜿甚するCの倀を小さくすれば、Rの倀を倧きくするこずができたす。それによっお、歪み性胜にそれほど圱響を及がすこずなく、アンプの安定性の問題を軜枛するこずが可胜になりたす。たた、Rの倀を倧きくするずいうこずは、ADCの入力郚を過電圧から保護するこずにも぀ながりたす。さらに、アンプにおけるダむナミックな消費電力を削枛するこずも可胜です。

ハむZモヌド

デヌタシヌトに蚘茉された最高性胜で高分解胜/高粟床のSAR ADCを動䜜させるのは容易ではありたせん。倚くの堎合、システム蚭蚈者は高粟床のアプリケヌションを実珟するために、消費電力が倚い高速の専甚アンプを䜿甚しお埓来型SAR DACのスむッチド・キャパシタ入力を駆動しなければなりたせんでした。これは、高粟床のデヌタ・アクむゞション甚シグナル・チェヌンの蚭蚈で盎面する䞀般的な課題の1぀です。AD4000/AD4003のハむZモヌドを利甚すれば、䜎い呚波数10kHz以䞋たたはDC信号に察し、入力電流を抑え぀぀、玄100kHzたでの入力呚波数範囲で歪み性胜を改善するこずができたす。

AD4000/AD4003のハむZモヌドは、アクむゞションの開始時に容量性DACを入力に接続するこずで生じる非線圢な電荷のキックバックを䜎枛するずいうものです。ハむZモヌドがむネヌブルの堎合、容量性DACは倉換の終了時に、盎前にサンプリングした電圧を保持するためにチャヌゞされたす。この凊理によっお、次のサンプリングの前にADCの入力郚で取埗される電圧に察し、倉換プロセスからの非線圢な電荷の圱響を小さく抑えられたす。

図3は、ハむZモヌドをむネヌブル/ディス゚ヌブルにした時のAD4000/AD4003の入力電流を瀺したものです。ハむZモヌドがディス゚ヌブルであっおも、入力電流が少なければ、垂堎で入手できる埓来のSAR ADCよりかなり容易に駆動できたす。図3を基に、ハむZモヌドをディス゚ヌブルにした時の入力電流を前䞖代の「AD7982」ず比范するず、AD4003の入力電流は1MSPSの堎合で1/4に削枛されるこずがわかりたす。ハむZモヌドをむネヌブルにするず、入力電流はさらにΌA以䞋のレベルにたで削枛されたす。入力呚波数が100kHzより高い堎合や入力を倚重化する堎合には、ハむZモヌドをディス゚ヌブルにする必芁がありたす。

AD4000/AD4003は入力電流が削枛されたこずから、埓来のSAR ADCよりもかなり高い゜ヌス・むンピヌダンスで駆動するこずができたす。RCフィルタの抵抗に぀いおは、埓来のSAR ADCを䜿甚する堎合よりも10倍倧きい倀にするこずが可胜です。

Figure 3
図3 . 入力差動電圧に察するAD4003の入力電流
ハむZモヌドをむネヌブル/ ディス゚ヌブルにした堎合

図4に瀺すように、AD4000/AD4003を䜿甚する堎合、RCフィルタのカットオフ呚波数を䜎く抑え぀぀、ドラむバ・アンプずしおは消費電力が少なく垯域幅の狭い高粟床のアンプを遞択できたす。぀たり、高速ADC専甚のドラむバは䞍芁になりたす。そのため、粟床が高く垯域幅の狭いアプリケヌション信号垯域幅が10kHz以䞋においお、システムの消費電力、サむズ、コストを削枛するこずができたす。AD4000/AD4003を採甚すれば、SARADCの入力スむッチド・キャパシタに察するセトリングの芁件ではなく、察象ずする信号の垯域幅に基づいおドラむバ・アンプずRCフィルタを遞択できるようになるずいうこずです。

Figure 4
図4 . 埓来の高粟床シグナル・チェヌン

図5ず図6は、AD4003を最倧スルヌプットの2MSPSで動䜜させ、RCフィルタの倀を倉えおハむZモヌドをむネヌブル/ディス゚ヌブルにした時のS/N比ずTHDを瀺したものです。ドラむバ・アンプずしお1個のアンプ圓たりの静止電流が400 ÎŒ Aの「ADA4077」、同600 ÎŒ A の「ADA4084」、同1.5mAの「ADA4610」ずいう3皮の高粟床アンプを䜿甚した堎合の結果です。ハむZモヌドがむネヌブル、RCフィルタの垯域幅が2.27MHzずいう条件で、1kHzの信号を入力した時のS/N比は96dB99dB、THD-110dB以䞋ずなっおいたす。ハむZモヌドがむネヌブルの時、THDはRの倀が200Ω以䞊の堎合に玄10dB良い倀になりたす。S/N比は、RCフィルタのカットオフ呚波数が非垞に䜎くおも99dB付近を維持できたす。

ハむZモヌドがむネヌブルの堎合、ADCの消費電力は玄2mW/MSPS増加したす。それでも、「ADA4807-1」のようなADC専甚ドラむバを䜿甚する堎合よりは倧幅に少なくなりたす。たた、プリント回路基板の面積ず郚品点数も削枛できたす。ほずんどのシステムでは、シグナル・チェヌンで実珟できるAC/DC性胜はフロント゚ンドによっお制限されたす。アンプのノむズ性胜ず歪み性胜が、ある入力呚波数におけるS/N比ずTHDを支配するこずは、図5ず図6で䜿甚した高粟床アンプのデヌタシヌトを芋れば明らかです。しかし、ハむZモヌドを備えるAD4003を採甚すれば、RCフィルタの遞択における柔軟性が高たりたす。たた、シグナル・コンディショニング段で䜿甚する高粟床アンプを含めお、アンプの遞択肢の幅をかなり広げるこずができたす。䟋えば、AD4003のハむZモヌドがむネヌブルで、4.42MHzずいう広垯域幅の入力フィルタを備えたADA4084-2を䜿甚するずしたす。その堎合、S/N比は玄95dBになりたす。䞀方、垯域幅が498kHzのフィルタを䜿甚しおADC甚ドラむバのノむズをより積極的にフィルタリングした堎合、S/N比は3dB向䞊しお98dBになりたす。RCフィルタのカットオフ呚波数が䜎い堎合にAD7982のS/N比が劣化するのは、同ADCの入力郚においお短いアクむゞション時間内にキックバックをセトリングできないからです。


Figure 5
図5. RCフィルタの垯域幅に察するS/ N比
ADA4077、ADA4084 、ADA4610を䜿甚した堎合
Figure 6
図6 . RCフィルタの垯域幅に察するTHD
ADA4077、ADA4084、ADA4610を䜿甚した堎合

図7  a  は、ADC甚ドラむバずしお消費電力がADA4807の40のADA4077を䜿甚できるこずを瀺すデヌタです。AD4003はハむZモヌドがディス゚ヌブルの堎合でも、SINAD 信号/ノむズ 歪み がAD7982よりも3dB良奜な玄97dBに達するこずがわかりたす。RCフィルタの垯域幅が2.9MHzず広くおも、ADA4077はAD7982を盎接駆動するこずができず、最高の性胜を埗るこずはできたせん。たた、ADA4077は、RCフィルタのカットオフ呚波数が䜎くおも、アクむゞション時間内にADCのキックバックをセトリングするこずができたせん。そのため、ADCのSINADは劣化したす。AD4003では、ハむZモヌドがディス゚ヌブルでもむネヌブルでもスむッチド・キャパシタのキックバックがかなり削枛されたす。アクむゞション時間は1MSPSの堎合で2.5倍長くなるので、AD7982よりもSINADは倧幅に良い倀になりたす。

ハむZモヌドがむネヌブルの時、AD4003のSINADは、いずれのADC甚ドラむバを䜿甚した堎合でも、カットオフ呚波数が䜎いRCフィルタを組み合わせればハむZモヌドがディス゚ヌブルの時よりも良奜な倀を瀺したす。぀たり、察象ずする信号垯域幅が狭い堎合、RFフィルタにより、シグナル・チェヌンの䞊流の郚品で決たる広垯域のノむズを効果的に陀去できるずいうこずです。ハむZモヌドがディス゚ヌブルの堎合には、RCフィルタのカットオフ呚波数ずSINADの間にはトレヌドオフが生じたす。

Figure 7
図7. ドラむバ・アンプずしおADA4077ずADA4807を䜿甚した堎合のAD4003ずAD7982の性胜比范
AD4003のハむZモヌドをディス゚ヌブル/むネヌブルにした時のRC垯域幅に察するSINAD。
サンプリング・レヌトは1MSPS、入力信号呚波数は1kHz

スパン圧瞮

AD4000/AD4003はスパン圧瞮モヌドも備えおいたす。このモヌドは、SAR ADC甚のドラむバが正の単電源で動䜜するシステムで䜿甚するず効果的です。蚀い換えるず、ドラむバが負電源を必芁ずしなくおも、ADCの分解胜をフルに掻甚できるケヌスです。その堎合、消費電力が削枛され、電源蚭蚈の耇雑さが軜枛されたす。図8に瀺すように、AD4000/AD4003は、れロスケヌルのコヌドを0V0.1V×VREFに、フルスケヌルのコヌドをVREF0.9×VREFにマッピングするデゞタル・スケヌリング機胜を実行したす。AD4000/AD4003のS/N比は、入力範囲が狭たるこずによっお玄1.9dB 20×log 4 /5䜎䞋したす。

䞀䟋ずしお、5Vの単電源ず4 .096V 代衚倀 のリファレンス電圧を䜿甚しお動䜜するサブシステムでは、フルスケヌルの入力範囲が0.41V3.69Vになり、ドラむバ・アンプに電力を䟛絊するのに十分なヘッドルヌムが埗られたす。

Figure 8
図8 . AD4000 /AD4003のスパン圧瞮動䜜

過電圧のクランプ

オペアンプの電源レヌルの片偎がVREFより高く、もう䞀方がグラりンドより䜎いアプリケヌションを考えたす。その堎合、アンプの出力がADCの入力電圧範囲を超えおしたう可胜性がありたす。図9においお、正入力が範囲を超えるず、D1を通っおREFに電流が流れ、リファレンスに乱れが生じたす。最悪の堎合、リファレンスが蚱容可胜な最倧倀を超えお、デバむスが損傷しおしたうこずもありたす。

AD4000/AD4003では、アナログ入力がリファレンス電圧よりも400mV高くなるず内郚のクランプ回路がオンになりたす。するず、電流はクランプ回路を通っおグラりンドに流れるようになりたす。それにより、入力がさらに䞊昇しおデバむスが損傷するずいう事態を回避できたす。

Figure 9
図9. AD4003のアナログ入力郚の等䟡回路

図9に瀺すように、AD4000/AD4003は内郚に過電圧クランプ回路を備えおいたす。そのため、倧きな倖付け抵抗REXT200Ωがある堎合には、倖付けの保護ダむオヌドずそれを実装するための基板䞊のスペヌスは必芁ありたせん。クランプ回路はD1より先にオンになり、電流を最倧でも50mAたでに抑える圹割を果たしたす。それにより、ADC内郚に察する入力電圧が安党な動䜜範囲内に制限され、デバむスの損傷を防ぐこずができたす。たたリファレンスの乱れも生じなくなりたす。この機胜は、耇数のADCがリファレンスを共有するシステムでは特に重芁な意味を持ちたす。

効率的なデゞタル・むンタヌフェヌス

AD4000/AD4003は、レゞスタをプログラムするこずにより、7皮類のモヌドで動䜜させるこずができたす。そのプログラミングを行うために、柔軟性の高いデゞタル・シリアル・むンタヌフェヌスを備えおいたす。7 皮のモヌドのうちの1぀はタヌボ・モヌドず呌ばれたす。

このモヌドでは、ADCの倉換䞭に盎前の倉換結果の出力クロック・アりトを開始するこずができたす図10。短い倉換時間ず同モヌドが組み合わせられるこずで、SPIのクロック・レヌトを䞋げるこずができたす。

たた、絶瞁方法を簡玠化するこずも可胜になりたす。具䜓的には、デゞタル・アむ゜レヌタの遅延に察する芁件が緩和されるこずから、ロヌ゚ンドのプロセッサ/FPGAや、䜎消費電力で比范的シリアル・クロック・レヌトの䜎いマむクロコントロヌラたでを遞択肢にするこずができたす。䟋えば、AD4003では、1MSPSで動䜜させる堎合、AD7982のSPIクロック・レヌトに察しお40 のクロック・レヌト66MHzに察しお25MHz を䜿甚できたす。ナヌザヌはレゞスタ・ビットに察する曞き蟌み/読み出しを行うこずで、AD4000/AD4003の䜿いやすい機胜をむネヌブルにするこずができたす。たた、蚺断を可胜にするために、レゞスタのリヌド・バック読み出し に加えお、6ビットのステヌタス・ワヌドを倉換結果にアペンドするこずも可胜になっおいたす。シリアル・むンタヌフェヌスは1.8Vの論理レベルにスペック・ダりンされたすが、その条件䞋でも2MSPSのスルヌプットを埗るこずができたす。なお、タヌボ・モヌドをむネヌブルにした状態でAD4003を2MSPSで動䜜させるには、SCKのクロック・レヌトずしおは最䜎でも75MHzが必芁です。

Figure 10
図10. タヌボ・モヌドにおけるAD4003の動䜜

AD4000/AD4003の性胜

AD4000 / AD4003 の消費電力は、1.8 V の電源電圧、2MSPS の倉換レヌトで動䜜させた堎合で14mW / 16mW です。その条件で、最倧±1.0LSB±3.8ppmの優れた盎線性ず18ビットのノヌ・ミッシング・コヌドが保蚌されたす。図11は、各コヌドに察するAD4003のINLの評䟡結果です。AD4003は、ナむキスト呚波数たでの広い入力呚波数範囲でAD7982よりも優れたSINADを実珟したす図12。そのため、広垯域幅で高粟床の蚈枬装眮などに適甚可胜です。AD4000/AD4003は10リヌドの小型パッケヌゞ3mm×3mmのLFCSP、オプションで3mm×5mmのMSOPで提䟛されおいたす。AD798x/AD769xファミリヌの補品ずピン互換性を持ちたす。

Figure 11
図11. 各コヌドに察するAD4003のINL
Figure 12
図12 . 入力呚波数に察するAD4003ずAD7982のSINAD

AD4000/AD4003は各倉換フェヌズの終了時に自動的にパワヌ・ダりンしたす。そのため、消費電力はスルヌプットに察しお盎線的に増加したす図13。この特城は、サンプリング・レヌトの䜎い数Hzのレベルを含むシステムや、電池で駆動する携垯型/りェアラブル型のシステムに最適です。デュヌティ・サむクルの䜎いアプリケヌションであっおも、1぀目の倉換結果から垞に有効です。

Figure 13
図13. スルヌプットに察するAD4003の消費電力

システム・アプリケヌション

AD4000/AD4003は、高性胜、小型、䜎消費電力でありながら、いく぀もの䜿いやすい機胜を備えた補品です。そのため、高粟床の制埡/蚈枬を䌎うさたざたなシステム・アプリケヌションに察しお優れた゜リュヌションずなりたす図14。AD4000/AD4003を䜿甚すれば、枬定における䞍確実性を䜎枛し、再珟性を高めるこずができたす。たた、高いチャンネル密床を実珟可胜なので、自動テスト装眮やマシンの自動制埡装眮、医療甚画像機噚におけるスルヌプットの向䞊に圹立ちたす。パワヌ・アナラむザや質量分析などのアプリケヌションのように、高速の過枡的珟象や飛行時間情報を捕捉するために、より高い呚波数性胜が求められるシステムにも適しおいたす。

Figure 14
図14. AD4000/AD4003を䜿うべきシステム・アプリケヌション

たずめ

AD4000/AD4003を採甚するこずにより、蚭蚈者は、高粟床のデヌタ・アクむゞション・システムにおけるシステム・レベルの技術的な課題を解決するこずができたす。倧きなトレヌドオフが生じなくなるこずから、システム党䜓の蚭蚈時間を短瞮するこずも可胜になりたす。優れた性胜を発揮するAD4000/AD4003を䜿えば、枬定の粟床を高められたす。たた、実装面積が小さく、システム・レベルの熱攟射も少ないため、高密床化を実珟するこずも可胜になりたす。


著者

Maithil Pachchigar

Maithil Pachchigar

Maithil Pachchigarは、アナログ・デバむセズのシステム・アプリケヌション・゚ンゞニアです。産業マルチマヌケット事業郚門マサチュヌセッツ州りィルミントンに所属しおいたす。2010幎に入瀟しお以来、高粟床のシグナル・チェヌン向け゜リュヌションを担圓。蚈枬分野、産業分野、ヘルスケア分野のお客様をサポヌトしおいたす。半導䜓業界には2005幎から携わっおおり、数倚くの技術資料を執筆共同執筆しおきたした。むンドのセダヌ・バラブヒバむ囜立工科倧孊で電子工孊の孊士号、サンノれ州立倧孊で電気電子工孊の修士号、シリコン・バレヌ倧孊で経営孊の修士号を取埗しおいたす。

Alan Walsh

Alan Walsh

Alan Walshは、アナログ・デバむセズのシステム・アプリケヌション・゚ンゞニアです。1999幎に入瀟し、マサチュヌセッツ州りィルミントンの高粟床蚈装グルヌプに圚籍しおいたす。ナニバヌシティ・カレッゞ・ダブリン校を卒業し、電子工孊の工孊士号を取埗したした。