HMC433

Name: HMC433
Brand: Analog Devices

推荐用于新设计

使用InGaP HBT技术，4分频，采用SMT封装，DC - 8 GHz

数据手册产品选型表

Viewing:

概述

超低SSB相位噪声：-150 dBc/Hz
单端I/O
输出功率： -2至-3.5 dBm

单直流电源：+3V (53 mA)
9 mm²超小型封装： SOT26

参考资料

这是最新版本的数据手册

软件资源

找不到您所需的软件或驱动?

申请驱动/软件

工具及仿真模型

ADIsimPLL™

ADIsimPLL可以对ADI公司最新的高性能PLL产品进行快速、可靠的评估。它是目前最全面的PLL频率合成器设计和仿真工具，可实现所有对PLL性能有显著影响的重要非线性效应仿真。ADIsimPLL可以免去设计过程中的至少一项重复劳动，从而加快上市速度。

打开工具

评估套件

HMC433 评估板

立即购买更多内容

产品详情

本页提供评估HMC433的评估板订购信息

设计文件链接包含用于评估板的BOM、原理图和Gerber文件。

资料

HMC433 Design Files
2019/2/21

时钟分频器/正弦波 50Ω 至 CMOS 电平转换器

立即购买更多内容

产品详情

演示电路 1075B 是与高速 ADC 结合使用的 2/4/8 分频时钟分频器。每个组件包括一个时钟分频器，和一个后随的的用于产生陡峭时钟边沿的重定时级。在功能上，DC1075B 接收一个高频正弦波，该正弦波被衰减并传入时钟分频器。然后，时钟分频器的输出被传送到一个 D 触发器重定时级。该 D 触发器由原始高频正弦波计时。这对于确保信号完整性是至关重要的。该重定时级的输出是适合用作高速 ADC 之时钟源的 CMOS 信号。

另外，该电路还是一种用于那些需使用 FPGA (其充当时钟分频器) 之设计的模型。每当进行此设计时，都需要采用 D 触发器重定时级来确保提供低抖动时钟信号。