概览
优势和特点
- 4 个差分变送器
- 4 个差分接收器
- 2 个观察接收器，各带 2 个输入
- 中心频率：650 MHz 至 6000 MHz
- 最大接收器带宽：200 MHz
- 最大变送器带宽：200 MHz
- 最大变送器合成带宽：450 MHz
- 最大观察接收器带宽：450 MHz
- 完全集成的独立小数 N 射频频率合成器
- 完全集成的时钟频率合成器
- 适用于所有本地振荡器和基带时钟的多芯片相位同步
- 支持 TDD 和 FDD 应用
- 16 Gbps JESD204B/JESD204C 数字接口
产品详情
ADRV9026 是一款高度集成的射频 (RF) 捷变收发器，提供四个独立控制的发射器、用于监测每个发射器通道的专用观测接收器输入、四个独立控制的接收器、集成式频率合成器和数字信号处理功能，形成了完整的收发器解决方案。该器件提供了各种蜂窝基础设施应用所需的性能，例如小型蜂窝基站无线电、 3G/4G/5G宏系统和大规模多路输入/多路输出 (MIMO) 基站。
接收器子系统包括四个具有宽动态范围的独立宽带宽直接变频接收器。四个独立发射器使用直接变频调制器，可在低功耗下实现低噪声运行。该器件还包括两个宽带宽分时观测路径接收器，每个接收器具有两路输入，用于监测发射器输出。
完整的收发器子系统包括自动和手动衰减控制、直流失调校正、正交误差校正 (QEC) 以及数字滤波功能，因此数字基带中不再需要这些功能。它还集成了模数转换器 (ADC)、数模转换器 (DAC) 和用于提供各种数字控制选项的通用输入/输出 (GPIO)接口。
为了实现高的 RF 性能水平，收发器包括了五个完全集成的锁相环 (PLL)。两个 PLL 为发射器和接收器信号路径提供低噪声和低功耗小数 N分频 RF频率合成。第三个完全集成的 PLL 支持观测接收器的独立本振 (LO) 模式。第四个 PLL 可生成转换器和数字电路所需的时钟，第五个 PLL 可为串行数据接口提供时钟。
多芯片同步机制可在多个 ADRV9026 芯片之间同步所有 LO相位 和基带时钟。集成了所有压控振荡器 (VCO) 和环路滤波器元件，并可通过数字控制接口进行调整。
串行数据接口包括四个串行器通道和四个解串器通道。该接口支持 JESD204B 和 JESD204C 标准，可在高达 16 Gbps 的数据速率下运行。该接口还支持针对更低带宽的交错模式，从而将高速数据接口通道数减少至1。支持固定和浮点数据格式。浮点格式可使内部自动增益控制 (AGC) 对解调器器件不可见。
ADRV9026 直接由 1.0 V、1.3 V 和 1.8 V 稳压器供电，并通过标准串行外设接口 (SPI) 串行端口进行控制。该器件包括全面的关断模式，以便在正常使用过程中最大限度地减小功耗。ADRV9026 采用 14 mm × 14 mm、289 引脚芯片级球栅阵列 (CSP_BGA) 封装。
应用
- 3G/4G/5G TDD 和 FDD 大规模 MIMO、宏蜂窝和小型蜂窝基站
入门指南
请访问 ADRV9026 登录页面以下载设计文件包和软件包。设计文件包中包括评估板原理图、BOM、布局图、IBIS、BSDL 模型、JCOM 模型、材料声明以及符号和引脚尺寸图。软件包中包括 GUI 软件、API 源代码、固件和增益表。
产品生命周期
推荐新设计使用
本产品已上市。数据手册包含所有最终性能规格和工作条件。ADI公司推荐新设计使用这些产品。
评估套件 (2)
软件代码及系统需求
评估软件
ADRV9026 Sampling Software SW4.2.0.11
ADRV9026 Released Software SW2.0.0.16
工具及仿真模型
设计工具
The Design File Package includes the eval board schematics, BOM, layout, IBIS, BSDL models, JCOM models, S-parameters Material Declaration, and Symbols and Footprints.
设计资源
ADI始终把满足您最高可靠性水平的产品放在首要位置。我们通过在所有产品、工艺设计和制造过程中引入高质量和可靠性检查实践这一承诺。发运的产品实现“零缺陷”始终是我们的目标。
样片申请及购买
这里所列出的美国报价单仅供预算参考，指美元报价（规定订量的每片美元，美国离岸价），如有修改不再另行通知。由于地区关税、商业税、汇率及手续费原因，国际报价可能不同。对于特殊批量报价，请与您当地的ADI公司办事处或代理商联络。对于评估板和套件的报价是指一个单位价格。
