AD9674
推荐新设计使用八通道超声波AFE
- 产品模型
- 1
产品详情
- 8通道LNA、VGA、AAF、ADC与数字RF抽取滤波器
- 低功耗: TGC模式:每通道150 mW(40 MSPS);CW模式:每通道62.5 mW;省电模式:<30 mW
- 时间增益补偿(TGC)通道折合到输入端噪声: 0.82 nV/√Hz(最大增益)
- 灵活的省电模式
- 可从低功耗待机模式快速恢复: <2 μs
- 低噪声前置放大器(LNA)
- 折合到输入端噪声电压: 0.78 nV/√Hz,增益= 21.6 dB
- 可编程增益: 15.6 dB/17.9 dB/21.6 dB
- 0.1 dB压缩: 1.00 V p-p/0.75 V p-p/0.45 V p-p
- 灵活的有源输入阻抗匹配
- 可变增益放大器(VGA)
- 衰减器范围: 45 dB,线性dB增益控制
- 后置放大器增益(PGA): 21 dB/24 dB/27 dB/30 dB
- 欲了解更多特性,请参考数据手册
AD9674支持医疗超声应用,专门针对低成本、低功耗、小尺寸及易用性而设计。它内置8通道的可变增益放大器(VGA)、低噪声前置放大器(LNA)、具有可编程相位旋转功能的CW谐波抑制I/Q解调器、抗混叠滤波器(AAF)、模数转换器(ADC)、数字高通滤波器以及2倍射频抽取器。
每个通道均具有最大52 dB的增益、完全差分信号路径以及有源输入前置放大器终端。通道专门针对高动态范围与低功耗而优化设计,适合要求小尺寸封装的应用。
LNA具有单端转差分增益,可以通过SPI进行选择。假设噪声带宽(NBW)为15 MHz且LNA增益为21.6 dB,则LNA输入信噪比(SNR)为94 dB。CW多普勒模式下,各LNA输出端驱动一个I/Q解调器。各解调器具有独立可编程的相位旋转和16种相位设置。
各通道可单独进入省电模式,从而延长便携式应用的电池使用时间。利用待机模式可以快速上电,以便开机重启。以CW多普勒模式工作时,VGA、AAF和ADC均进入省电模式。ADC内置多种功能特性,例如可编程时钟、数据对准、生成可编程数字测试码等,可使器件的灵活性达到较佳、系统成本降至低点。数字测试码包括内置的固定码和伪随机码,以及通过串口(SPI)输入的用户自定义测试码。
应用
- 医疗成像/超声
- 无损测试(NDT)
参考资料
数据手册 1
申请保密协议
Additional Information A short-form datasheet for this product is available for download from this web page. Complete documentation including detailed hardware and software guides are available upon completion of a Non-Disclosure Agreement (NDA) (pdf, 30,264 bytes). Send your completed forms by e-mail to Highspeed.converters@analog.com. Additional support is available from your Analog Devices local sales. Please contact the ADC Development Group for additional technical information. For additional ADI Healthcare Products and related information, please visit www.analog.com/healthcare. |
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号,脚注和 3D模型 |
---|---|---|---|
AD9674KBCZ | 144-Ball CSPBGA (10mm x 10mm x 1.4mm) |
这是最新版本的数据手册
软件资源
找不到您所需的软件或驱动?
申请驱动/软件硬件生态系统
部分模型 | 产品周期 | 描述 |
---|---|---|
单端转差分放大器 2 | ||
AD8138 | 量产 | 低失真差分ADC驱动器 |
ADA4932-1 | 推荐新设计使用 | 低功耗差分ADC驱动器 |
单通道模数转换器 1 | ||
AD7982 | 量产 | 18位、1 MSPS PulSAR® 7.0 mW ADC,采用MSOP或QFN封装 |
低噪声运算放大器(≤ 10nV/√Hz) 2 | ||
ADA4896-2 | 推荐新设计使用 | 1 nV/√Hz、低功耗、轨到轨输出放大器 |
ADA4897-2 | 推荐新设计使用 | 1 nV/√Hz、低功耗运算放大器 |
时钟产生器件 3 | ||
AD9510 | 推荐新设计使用 | 1.2 GHz时钟分配IC,PLL内核,分频器,延迟调整,8路输出 |
AD9511 | 推荐新设计使用 | 1.2 GHz时钟分配IC,PLL内核,分频器,延迟调整,5路输出 |
AD9512 | 推荐新设计使用 | 1.2 GHz时钟分配IC、2路1.6 GHz输入、分频器、延迟调整、5路输出 |
时钟分配器件 5 | ||
AD9513 | 推荐新设计使用 | 800 MHz时钟分配IC,分频器,延迟调整,三路输出 |
AD9514 | 推荐新设计使用 | 1.6 GHz时钟分配IC、分频器、延迟调整、3路输出 |
AD9515 | 推荐新设计使用 | 1.6 GHz时钟分配IC,分频器,延迟调整,两路输出 |
ADCLK846 | 推荐新设计使用 | 1.8 V、6 LVDS/12 CMOS输出低功耗时钟扇出缓冲器 |
ADCLK946 | 推荐新设计使用 | 采用SiGe工艺的6 LVPECL输出时钟扇出缓冲器 |