不是您想寻找的产品？
提问
在下面提交您的问题，我们将从 ADI 的知识库中给出最佳答案:
搜索
您可以在其他地方找到帮助
特性
- 完全集成双路PLL/VCO内核
- 1个整数N分频和1个小数N分频PLL
- 连续频率范围：11.2 MHz至200 MHz
-- 提供200 MHz至637.5 MHz的大多数频率 - PLL1相位抖动
（12 kHz至20 MHz）:
460 fs rms（典型值） - PLL2相位抖动（12 kHz至20 MHz）
- 整数N分频模式:470 fs rms（典型值）
- 小数N分频模式:660 fs rms（典型值）
- 输入晶体或基准时钟频率
- 扩频向下扩频 [0, −0.5]%
- 2引脚控制的频率分布图余量微调
- 集成环路滤波器
- 欲了解更多特性，请参考数据手册
.svg?rev=fd385c90e2cf4716ae9a8c8d20e6b8e3&la=zh&h=24&w=24&hash=7CDDC996281D9E966D391D97E93C6727){kind=icon}
第一个整数N分频PLL部分(PLL1)由一个鉴频鉴相器(PFD)、一个电荷泵(CP)、一个低噪声电压控制振荡器(VCO)、一个可编程反馈分频器和两个独立可编程输出分频器组成。通过将外部晶振或基准时钟连接至REFCLK引脚，可将最高达637.5 MHz的频率同步至输入基准。针对所需输出速率，每个输出分频器和反馈分频器的比率可以是工厂设定或I2C 编程设定。
第二个小数N分频PLL(PLL2)内置一个可编程模块，可合成基准频率小数倍的VCO频率。针对所需输出速率（最高达637.5 MHz），每个输出分频器和反馈分频器的比率可以通过工厂编程设定。这个小数N分频PLL还可在整数N分频模式下工作以充分降低抖动。
最多四个差分输出时钟信号可配置成LVPECL或LVDS信号传输格式。每个输出对也可配置用于最多八个CMOS输出。支持这类格式的组合。无需外部环路滤波器元件，从而节约了宝贵的设计时间和电路板空间。AD9577提供40引脚6 mm × 6 mm LFCSP封装，采用3.3 V单电源供电，工作温度范围为-40℃至+85°C。
应用
- 低抖动、低相位噪声多路输出时钟发生器，支持多种数据通信应用，包括以太网、光纤、SONET、SDH、PCI-e、SATA、PTN、OTN、ADC/DAC和数字视频。
- 扩频时钟
提问
在下面提交您的问题，我们将从 ADI 的知识库中给出最佳答案:
搜索
您可以在其他地方找到帮助
{{modalTitle}}
{{modalDescription}}
{{dropdownTitle}}
- {{defaultSelectedText}} {{#each projectNames}}
- {{name}} {{/each}} {{#if newProjectText}}
-
{{newProjectText}}
{{/if}}
{{newProjectTitle}}
{{projectNameErrorText}}
AD9577
文档
筛查
1 应用
-
全部
-
数据手册
-
用户手册
-
全部
-
英文
-
中文
数据手册
1
用户手册
2
产品技术资料帮助
ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许，也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。
参考资料
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
| 产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号，脚注和 3D模型 |
|---|---|---|---|
| AD9577BCPZ |
40-Lead LFCSP (6mm x 6mm w/ EP)
|
|
|
| AD9577BCPZ-R7 |
40-Lead LFCSP (6mm x 6mm w/ EP)
|
|
|
| AD9577BCPZ-RL |
40-Lead LFCSP (6mm x 6mm w/ EP)
|
|
- AD9577BCPZ
- 引脚/封装图-中文版
-
40-Lead LFCSP (6mm x 6mm w/ EP)
- 文档
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CAD 符号，脚注和 3D模型
-
Ultra Librarian
-
SamacSys
- AD9577BCPZ-R7
- 引脚/封装图-中文版
-
40-Lead LFCSP (6mm x 6mm w/ EP)
- 文档
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CAD 符号，脚注和 3D模型
-
Ultra Librarian
-
SamacSys
- AD9577BCPZ-RL
- 引脚/封装图-中文版
-
40-Lead LFCSP (6mm x 6mm w/ EP)
- 文档
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CAD 符号，脚注和 3D模型
-
Ultra Librarian
-
SamacSys
根据型号筛选
产品型号
产品生命周期
PCN
5月 23, 2014
- 13_0233
Assembly Transfer of Select 6x6 and 7x7mm LFCSP Products to STATS ChipPAC China.
AD9577BCPZ
量产
AD9577BCPZ-R7
量产
AD9577BCPZ-RL
量产
根据型号筛选
产品型号
产品生命周期
PCN
5月 23, 2014
- 13_0233
Assembly Transfer of Select 6x6 and 7x7mm LFCSP Products to STATS ChipPAC China.
AD9577BCPZ
量产
AD9577BCPZ-R7
量产
AD9577BCPZ-RL
量产
软件和型号相关生态系统
| 部分模型 | 产品周期 | 描述 | ||
|---|---|---|---|---|
|
时钟产生器件1 |
||||
|
推荐新设计使用 |
1.2 GHz时钟分配IC、2路1.6 GHz输入、分频器、延迟调整、5路输出 |
|||
|
时钟分配器件8 |
||||
|
推荐新设计使用 |
800 MHz时钟分配IC，分频器，延迟调整，三路输出 |
|||
|
推荐新设计使用 |
1.6 GHz时钟分配IC、分频器、延迟调整、3路输出 |
|||
|
推荐新设计使用 |
1.6 GHz时钟分配IC，分频器，延迟调整，两路输出 |
|||
|
推荐新设计使用 |
超快型SiGe ECL时钟/数据缓冲器 |
|||
|
推荐新设计使用 |
2.5 V/3.3 V、4路LVPECL输出、SiGe时钟扇出缓冲器 |
|||
|
推荐新设计使用 |
2路可选输入、8路LVPECL输出、SiGe时钟扇出缓冲器 |
|||
|
推荐新设计使用 |
1.8 V、12 LVDS/24 CMOS输出的低功耗时钟扇出缓冲器 |
|||
|
推荐新设计使用 |
1.8 V、6 LVDS/12 CMOS输出低功耗时钟扇出缓冲器 |
|||
|
外部电源开关降压控制器1 |
||||
|
量产 |
同步降压型PWM，降压，DC-DC控制器 |
|||
|
正线性稳压器(LDO)1 |
||||
|
推荐新设计使用 |
20 V、500 mA低噪声CMOS LDO |
|||
评估套件 1
EVAL-AD9577
AD9577 Evaluation Board
产品详情
