AD9542

推荐用于新设计

双路DPLL、四路输入、10路输出、多服务线路卡时钟转换器和抖动清除器

数据手册 (Rev. 0) 产品选型表
Viewing:
产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许，也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。

概述

  • 双路DPLL可同步2 kHz至750 MHz物理层时钟，提供高噪声参考源的频率转换以及抖动净化功能
  • 符合 ITU-T G.8262 和 Telcordia GR-253 标准
  • 支持 Telcordia GR-1244、ITU-T G.812、G.813、G.823、G.824 和 G.825
  • 连续频率监控和参考验证，频率偏差低至50 ppb
  • 两个DPLL具有24位小数分频器和24位可编程模数
  • 可编程数字环路滤波器带宽：10−4 Hz至1850 Hz
  • 自动和手动保持和参考切换，提供零延迟、无中断或相位増建操作
  • 基于优先级的可编程参考切换，支持手动、自动恢复和自动非恢复模式
  • 5对时钟输出引脚，每对引脚均可用作差分LVDS/HCSL/CML或2路单端输出（1 Hz至500 MHz）
  • 2 个差分或 4 个单端输入基准电压源
  • 交叉点多路复用器将基准输入与 PLL 互连
  • 支持嵌入式（调制）输入/输出时钟信号
  • 快速DPLL锁定模式
  • 提供内部功能，结合晶振或晶体振荡器的低相位噪声以及TCXO或OCXO的频率稳定性和精度
  • 为自主初始化提供外部EEPROM支持
  • 1.8 V单电源供电，具有内部调节特性
  • 内置温度监控/报警和温度补偿，可增强零延迟性能
AD9542
双路DPLL、四路输入、10路输出、多服务线路卡时钟转换器和抖动清除器
AD9542-fbl-v2 AD9542 Pin Configuration
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

创建新项目
提问

参考资料

数据手册 1

用户手册 2

应用笔记 1

了解更多
添加至 myAnalog

Add media to the Resources section of myAnalog, to an existing project or to a new project.

创建新项目

软件资源

找不到您所需的软件或驱动?

申请驱动/软件

工具及仿真模型

IBIS 模型 1

最新评论

需要发起讨论吗？ 没有关于 AD9542的相关讨论？是否需要发起讨论？

在EngineerZone®上发起讨论

近期浏览