AD9540

推荐新设计使用

低抖动、基于DDS的时钟发生器和频率合成器

产品模型
2
产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许,也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。

Viewing:

产品详情

  • 出色的内在抖动性能
  • 200 MHz鉴频鉴相器输入
  • 655 MHz可编程输入分频器用于鉴频鉴相器(÷M,N) {M,N =1..16}(可旁路)
  • 可编程RF分频器(÷R) {R = 1、2、4、8}(可旁路)
  • 8个可编程相位/频率配置文件
  • 400 MSPS内部DDS时钟速度
  • 48位频率调谐字分辨率
  • 14位可编程相位偏移
  • 器件采用1.8 V电源供电
  • I/O、CML驱动器和电荷泵输出采用3.3 V电源供电
  • 软件控制关断功能
  • 48引脚LFCSP封装
  • 可编程电荷泵电流(最高达4 mA)
  • 检测到双模式PLL锁定
  • 符合PECL标准的655 MHz CML模式输出驱动器

AD9540
低抖动、基于DDS的时钟发生器和频率合成器
AD9540 Functional Block Diagram AD9540 Pin Configuration
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中(接收通知)。

创建新项目
提问

参考资料

数据手册 1

应用笔记 22

技术文章 24

产品亮点 1

常见问题 1

了解更多
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中(接收通知)。

创建新项目

硬件生态系统

部分模型 产品周期 描述
高速比较器(传播延迟<100ns) 1
LTC6957 低相位噪声、双输出缓冲器 / 驱动器 / 逻辑转换器
整数N分频PLL 1
ADF4002 推荐新设计使用 鉴相器/PLL频率合成器
Modal heading
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中(接收通知)。

创建新项目

工具及仿真模型

ADIsimCLK设计与评估软件

ADIsimCLK是一款专门针对ADI公司的超低抖动时钟分配和时钟产生产品系列而开发的设计工具。无论是在无线基础设施、仪器仪表、网络、宽带、自动测试设备领域,还是在其它要求可预测时钟性能的应用,ADIsimCLK都能帮助您迅速开发、评估和优化设计。

打开工具

评估套件

EVAL-AD9540
停产:AD9540评估板

最新评论

近期浏览