AD9361S

推荐用于新设计

射频敏捷性收发器

数据手册 (Rev. B) 产品选型表
产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许，也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。
Viewing:

概述

  • 集成了 12 位 DAC 和 ADC 的 RF 2×2 收发器
  • 发射频段：46.875 MHz 至 6.0 GHz
  • 接收频段：70 MHz 至 6.0 GHz
  • 双接收器：6 个差分或 12 个单端输入
  • 出色的接收器灵敏度，在 800 MHz LO 时的 NF 为 2 dB
  • 接收增益控制
    • 手动增益实时监控信号
    • 独立 AGC
  • 双变送器：4 路差分输出
  • 高线性宽带变送器
    • 发射 EVM：800 MHz 时为 -40 dB（典型值）
    • 发射噪声：-157 dBm/Hz（典型值）
    • 发射监控器：66 dB 动态范围（典型值），精度为 1 dB
  • 集成小数 N 频率合成器
    • 2.4 Hz 典型 LO 频率步长
    • 多芯片同步
    • CMOS/LVDS 数字接口

    商业空间特征
    • 晶圆扩散批次具有可追溯性
    • 辐射批次验收测试：TID

AD9361S-CSL是一款高性能、高度集成的RF捷变收发器，设计用于3G和4G应用。它的可编程性和宽带能力使其成为多种收发器应用的理想选择。该器件集RF前端与灵活的混合信号基带部分为一体，集成频率合成器，为处理器提供可配置数字接口，从而简化设计。AD9361S-CSL接收器LO的工作频率范围为70 MHz至6.0 GHz，发射器LO的工作频率范围为46.875 MHz至6.0 GHz，涵盖大部分特许执照和免执照频段。支持的通道带宽范围为200 kHz以下至56 MHz。

两个独立的直接变频接收器拥有出色的噪声系数和线性度。每个接收子系统都拥有独立的自动增益控制(AGC)、直流失调校正、正交校正和数字滤波功能，从而消除了在数字基带中提供这些功能的必要性。AD9361S-CSL还拥有灵活的手动增益模式，支持外部控制。

每个通道搭载两个高动态范围模数转换器(ADC)，先将收到的同相(I)和正交(Q)信号进行数字化处理，然后将其传过可配置抽取滤波器和128抽头有限脉冲响应(FIR)滤波器，以相应的采样率生成12位输出信号。

发射器采用直接变频架构，可实现较高的调制精度和超低的噪声。这种发射器设计能够实现出色的发射误差矢量幅度(EVM)，数值不到−40 dB，可为外部功率放大器(PA)的选择留出可观的系统裕量。板载发射电源监控器可以用作电源检测器，从而实现高度精确的发射电源测量。

完全集成的锁相环(PLL)可针对所有接收和发射通道提供低功耗的小数N分频频率合成。设计中集成了频分双工(FDD)系统需要的通道隔离。还集成了所有压控振荡器(VCO)和环路滤波器元件。AD9361S-CSL采用10 mm × 10 mm、144引脚芯片级球栅阵列封装(CSP_BGA)。

如需了解更多应用和技术信息，请参阅商用航空级产品计划手册和AD9361数据手册。

应用

  • 近地轨道(LEO)卫星
  • 航空电子
  • 点对点通信系统
AD9361S
射频敏捷性收发器
AD9361S Functional Block Diagram AD9361S-CSH Functional Block Diagram AD9361S Pin Configuration
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

创建新项目
提问

参考资料

数据手册 2

了解更多
添加至 myAnalog

Add media to the Resources section of myAnalog, to an existing project or to a new project.

创建新项目

软件资源

找不到您所需的软件或驱动?

申请驱动/软件

最新评论

需要发起讨论吗？ 没有关于 AD9361S的相关讨论？是否需要发起讨论？

在EngineerZone®上发起讨论

近期浏览