學子專區論壇 - ADALM2000實驗：歐姆定律實驗

作者：ADI 產品應用資深工程師 Andrew Radosevich 及產品行銷經理 Matt Grobelny

摘要

本文是電壓輸入至輸出控制(VIOC)應用於低壓差穩壓器(LDO)的系列文章中的第二部分，並以第一部分介紹的基本概念為基礎，深入探討了VIOC系統設計，及闡述最新一代LDO如何保持恆定的輸入輸出電壓差，進而實現關鍵性能優勢，例如更高的電源電壓抑制比(PSRR)、優化的功耗和穩健的故障保護，並強調透過參考設計和便捷的評估方法實現VIOC的簡便性，包括LTspice®模擬和示範硬體。文章亦探討如何在負電壓拓撲中整合VIOC，並回顧早期的VIOC實現方案，包括採用分立元件和傳統LDO架構的實現方案。VIOC透過簡化開關穩壓器與LDO之間的協作，提升電路性能，並為現代電源管理系統提供了彈性多樣的解決方案。

引言

在本系列的第一部分中，對最新一代低壓差穩壓器(LDO)中的電壓輸入至輸出控制(VIOC)特性進行了初步介紹，而第二部分將更深入地探討其功能。為使VIOC系統設計更易被工程師掌握，本文還提供了現成的參考設計和簡單明瞭的評估方法。此外，本文也探討了如何在負電壓拓撲中無縫實現VIOC，進而拓展適用範圍。同時，文章也追溯了VIOC早期實現方案的演進歷程，以提供必要的歷史背景。

VIOC詳解

最新一代LDO中的VIOC特性是透過LDO內部增益為1的差分放大器實現的，如圖1所示。由差分放大器的示意圖可見，其由運算放大器和分立電阻構成。在最基本的配置中，差分放大器的輸出直接連接到為LDO供電的開關穩壓器的FB接腳。VIOC和FB接腳之間的連接形成一個閉迴路的回饋迴路，在該迴路中，開關穩壓器輸出一個比LDO輸出更高的電壓，高出幅度等於差分放大器的輸出電壓，而差分放大器輸出電壓連接到開關穩壓器FB接腳。FB接腳是開關穩壓器IC誤差放大器反相輸入端的外部連接點。

誤差放大器是一種電子元件，通常採用運算放大器實現，其作用是放大兩個輸入訊號（通常是基準電壓和來自系統輸出的回饋訊號）之間的差值。此差值（即誤差訊號）用於調整系統以維持期望的輸出。因此，誤差放大器是穩壓器、電源、伺服機構等回饋控制系統的關鍵組成部分。¹

實現VIOC的差分放大器還負責處理一些管理任務，例如防止LDO輸入過低和關斷LDO。有關VIOC行為的完整詳情，請參閱LDO資料手冊中的VIOC部分。

開關穩壓器FB接腳電壓在大約0.4 V到1.2 V之間，具體取決於開關穩壓器IC。如果開關穩壓器回饋接腳的電壓低於所需的LDO輸入輸出電壓差，可在開關穩壓器的FB接腳和LDO的VIOC接腳之間增加一個電阻。此電阻用於將差分放大器輸出端的VIOC訊號連接到更高電壓點，如圖1所示。圖1所示LT3041 LDO和類似LDO的VIOC，很難實現比開關穩壓器FB接腳電壓更低的LDO輸入輸出電壓差。

為了理解差分放大器如何實現VIOC，可將差分放大器的輸出視為其輸入之一。如果差分放大器的輸出電壓為某個特定值，則其正輸入端的電壓必須高於其負輸入端的電壓，且高出幅度必須等於該差分放大器輸出電壓。差分放大器的負輸入端連接到LDO的輸出端，因此差分放大器可調節開關穩壓器的輸出電壓，使其比LDO的輸出電壓高，高出的量值與差分放大器輸出電壓（由開關穩壓器的FB接腳電壓決定）相同。

圖2顯示了具有VIOC電路設計的 LT3073LDO，該設計使得LDO的輸入輸出電壓差可以低於開關穩壓器的回饋接腳電壓。此VIOC方法提供一個偏置電壓，使LDO輸入輸出電壓差比VIOC接腳電壓低800 mV。此種類型的VIOC在輸入輸出電壓差較低、電流額定值較高的LDO中很常見。圖2電路還能限制開關穩壓器的輸出電壓。開關穩壓器的回饋電阻分壓器用於防止在LDO未使能或無法閉合VIOC回饋迴路的情況下，開關穩壓器的輸出電壓變得過高。如圖3所示，圖1中的LT3041 VIOC電路會限制開關穩壓器LT8608的輸出電壓。

到目前為止討論的LDO都是使用正電壓工作的正LDO，但VIOC操作也支援使用負電壓工作的負LDO。負LDO的VIOC電路可採用產生負電壓的開關穩壓器來實現，其回饋接腳命名為FBX，而不是FB。圖4顯示了一個採用Ćuk配置的開關穩壓器，用於產生負電壓。負LDOLT3099的VIOC用於控制Ćuk輸出電壓。

圖5所示電路反映了一種越來越常見的場景，其中的降壓型穩壓器通常產生正電壓，但透過配置為反相降壓-升壓型穩壓器，其可用來產生負電壓。由於標準降壓型穩壓器沒有用於配合負電壓使用的FBX接腳或FB接腳，因此該VIOC電路需要一個位準轉換器。在該電路中，位準轉換器是電路的一部分，電路中包含 LT1636運算放大器和連接到運算放大器正輸入端的網路。

VIOC很容易實現，只需在已有的開關穩壓器到LDO連接的基礎上增加一根導線即可。VIOC可與任何具有FB接腳的開關穩壓器配合使用。請注意，Silent Switcher® 3 (SS3)穩壓器IC沒有FB接腳，因此VIOC通常不與這些IC一起使用。如果開關穩壓器FB接腳連接到內部分壓電阻，而該電阻也連接到輸出端，則VIOC會有一些侷限性。某些µModule®穩壓器就屬於這種情況。

µModule穩壓器是一種高度整合的系統級封裝(SiP)解決方案，其在一個精巧的封裝中整合了多個電子元件，例如DC-DC控制器、功率電晶體、輸入輸出電容、補償元件和電感。²

圖6所示VIOC電路將LTM4616 µModule穩壓器的一個通道與LT3078 LDO配合使用。µModule的FB接腳與開關穩壓器的輸出端之間有一個內部10 kΩ電阻。VIOC接腳電流（及相應的VIOC接腳電壓）與10 kΩ電阻的電流相關；當LDO和開關穩壓器的輸出電壓提高或降低時，電阻電流會按比例變化。VIOC接腳電壓對LDO輸出電壓的這種依賴關係，會限制圖6所示電路的LDO輸出電壓調節範圍。

評估VIOC系統工作情況的便捷方法

LTspice® 可用於快速模擬和評估受限環境下的VIOC工作情況，進而無需物理硬體便能測試不同的場景和參數。因此，它是在實現電路之前驗證電路行為和優化設計的有效工具。

使用硬體評估VIOC功能的最有效方法，是將開關穩壓器展示電路連接到LDO展示電路，並進行極少量的改動。圖7顯示了兩個配置用於快速測試VIOC的此類電路。對於VIOC電路的最終設計，通常需要在實際硬體上進行負載瞬態測試，以檢查電路穩定性。為了提高穩定性，通常會在開關穩壓器輸出端增加電容。如需相關指導，請參閱資料手冊中的VIOC參考設計。

早期版本VIOC和非內建VIOC

到目前為止，大部分討論都集中在採用最新一代VIOC的LDO上。除此之外，還有一種採用分立式元件實現VIOC的方法，使用早期一代具有VIOC特性的LDO。圖8顯示了一個採用早期版本VIOC的LDO電路。LDO的VIOC接腳連接到開關穩壓器的 I_TH或V_C 接腳，LDO的VIOC電路自動將LDO的輸入輸出電壓差控制在300 mV左右。ITH或VC接腳是開關穩壓器IC誤差放大器輸出端的外部連接點。早期5V、5A LDO，例如LT3070-1、LT3071,和 LT3072，就是採用這種VIOC方法。

我們要討論的最後一類VIOC是利用分立式元件實現的VIOC。藉由分立式元件，幾乎任何LDO都可以增加VIOC功能。這種方法在早期的電流源基準LDO（從LT3080開始）中特別流行，因為透過外部電壓訊號或數位電位器改變具有電流源基準的LDO輸出電壓相對容易。電流源基準LDO是一種不使用基準電壓源，而使用電流源驅動電阻來確定輸出電壓的穩壓器。圖9顯示了一個使用分立元件實現VIOC的電路。IRF7342 PMOS的源閘極電壓決定LDO的輸入輸出電壓差。有關採用此類VIOC的更多參考設計，請參閱LT308x資料手冊。

結論

利用VIOC技術來整合LDO和開關穩壓器為現代電源管理設計帶來了很大的優勢。VIOC能夠保持穩定的輸入輸出電壓差，進而提升PSRR以降低輸出雜訊，改善功耗，增強故障保護和啟動可靠性，並能確保負載瞬態響應穩定，這對於高性能系統非常重要。

VIOC簡化了開關穩壓器與LDO之間的電壓協調，優化設計流程，提升整體電路效率。最新一代支援VIOC的LDO為如今複雜的電子應用提供了彈性、高性能的解決方案。

為了加快設計進程，請瀏覽analog.com上提供的詳細應用筆記、參考設計和LTspice模擬模型。透過模擬工具，將可在硬體實現之前測試和優化電路，進而節省時間、降低風險，並實現更高層次的創新。

參考文獻

¹ Error Amplifier (Electronics)（誤差放大器），維基百科。

² μModule穩壓器，ADI。