シグナルチェーン・デザイナーに追加

ADF4196:  PLL周波数シンセサイザ、6GHz、低位相ノイズ、高速セトリング

製品詳細

製品状況:新規設計にお薦めします。

周波数シンセサイザADF4196は、ワイヤレス受信及び送信でのアップ・コンバージョンやダウン・コンバージョン部で使われる局部発振器(LO)として使うことが出来ます。この製品のアーキテクチャは、ベース・ステーションで要求されるGSM / EDGEのロック時間にミートするように特別に設計されており、高速セトリング機能を備えているため、ADF4196はパルス方式のドップラ・レーダ・アプリケーションに最適となっています。

ADF4196は、低ノイズのデジタル位相周波数ディテクタ(PFD)と高精度な差動チャージ・ポンプで構成されています。差動アンプは、差動のチャージ・ポンプ出力を、外付けの電圧制御発振器(VCO)用として、シングルエンド電圧に変換します。N分割で動作し、シグマ・デルタ(ΣΔ)ベースのフラクショナル・インターポーレータを採用しているため、フラクショナル・N分割のモジュールをプログラムすることが出来ます。更に、4ビットのリファレンス・カウンタ(Rカウンタ)と内蔵のダブラーで、PFD入力のリファレンス信号(REFIN)周波数を選択することができます。

このシンセサイザを、外部のループ・フィルタとVCOとともに使用することで、完全なPLLを実現することができます。スイッチング・アーキテクチャによって、GSMでの時間スロット制限期間以内でのPLLのセトリングを可能にし、2つ目のPLLを使う必要性がなく、スイッチによるアイソレーションも実現します。これによって、コスト、複雑さ、PCB面積、シールディングおよび、従来のピンポン方式のGSM用PLLアーキテクチャで必要とされた、性能評価を削減します。

アプリケーション

  • GSM、EDGE用ベース・ステーション
  • PHS ベース・ステーション
  • パルス方式ドプラー・レーダ
  • 計測機器およびテスト用装置
  • ビーム・フォーミング / フェーズド・アレイ・システム

特長と利点

  • 高速セトリング、フラムショナル-NのPLLアーキテクチャ
  • シングルPLLで、従来のピンポン方式シンセサイザの置換
  • GSMバンドでの周波数ホッピング時間:5μs以内(位相セトリング:20μs以内)
  • 4GHzのRF出力での位相誤差:1°rms
  • デジタル的にプログラマブルな出力位相
  • RF入力範囲:最大6GHz
  • 3線式シリアル・インターフェース
  • 低ノイズ差動アンプを内蔵
  • 位相ノイズ指数:-216dBc/Hz
  • ADIsimPLLを使ってループ・フィルタの設計が可能

ADF4196 機能ブロック図

ニュースレターのご紹介

アナログ・デバイセズのニュースレター
アナログ・デバイセズでは、以下の情報を定期的に配信しています。メール形式はHTMLまたはTEXT形式のどちらかを選んで購読していただけます。 ぜひ、製品の設計や開発にお役立てください。
ニュースレターの購読手続きは、新規の方はmyAnalogに新規ご登録、登録済みの方はログインしてから行ってください。

【myAnalog 今週の新着情報(ウィークリーメール)
myAnalogにお客様のご興味のある製品や回路などをご登録いただきますと、ウェブサイトに掲載されたアップデート情報や新製品情報を一週間に一回、ご登録いただきましたメールアドレスに情報をお送りします。

【ニュースレター】
お客様の「興味のある製品」に関連する技術情報やセミナー情報などさまざまな情報をニュースレターとして定期的にお送りします。
ニュースレター申し込み

資料

タイトル コンテンツの種類 ファイル形式
ADF4196: Low Phase Noise, Fast Settling, 6 GHz PLL Frequency Synthesizer Data Sheet (Rev C, 01/2013) (pdf, 2801 kB)  データシート PDF
Fundamentals of Frequency Synthesis, Part 1: Phased Locked Loops
The first of a two-part series on frequency synthesis, with an introduction to Phased Locked Loops. This webcast looks at the need for frequency generation, the techniques from the past present and future, and how to assess the performance of a frequency synthesis, and real world applications. Particular attention will be focused on Phase Locked Loops (PLL's) as frequency synthesizers.
Webcasts WEBCAST
Fundamentals of Frequency Synthesis, Part 2: Direct Digital Synthesis (DDS)
This month we conclude our two-part series on frequency synthesis, with an introduction to Direct Digital Synthesis. We will give a basic review of how a direct digital synthesis system works, touching on the inner workings of the DDS engine at a relatively high level. We will also discuss the tradeoffs between PLL and DDS technology as a base choice for frequency synthesis needs.
Webcasts WEBCAST
UG-536: Evaluating the ADF4193 and ADF4196 Frequency Synthesizers for Phase-Locked Loops  (pdf, 443 kB) ユーザー・ガイド PDF
UG-476: PLL Software Installation Guide  (pdf, 520 kB) ユーザー・ガイド PDF
新しいフラクショナルN (Fractional-N)PLLシンセサイザ「ADF4151」と「ADF4196」を発表 (10 Jan 2012) プレス・リリース HTML
RF Source Booklet  (PDF, 4353 kB)
RF IC Product Overview - Version P (02/2014)
その他 PDF
PLL Synthesizers/VCOs - Overview  (pdf, 510 kB) その他 PDF
Clock and Timing ICs  (pdf, 4970 kB) その他 PDF
外形寸法図のBSCとは? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Pwr Dissとは? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
ICの寿命や製品保証の資料は? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
デシケータ管理条件 FAQ(よくある質問) & RAQ(珍問/難問集) HTML
使用温度の規定の見方は? FAQ(よくある質問) & RAQ(珍問/難問集) HTML
Rarely Asked Questions...アナログ・デバイセズに寄せられた珍問/難問集 RAQ(珍問/難問集) HTML
半導体用語集 用語集 HTML

設計支援ツール、モデル、ドライバ & ソフトウェア

タイトル コンテンツの種類 ファイル形式
ADIsimRF
アナログ・デバイセズのADIsimRF設計ツールは、カスケード・ゲインやノイズ指数、IP3、P1dB、総合消費電力などRFシグナル・チェーン内の最も重要なパラメータの計算を行います。
設計ツール&シミュレータ HTML
ADIsimPLL™- Version 3.60.09
アナログ・デバイセズの新しい高性能PLL製品を迅速かつ確実に評価できるツールです。現在利用できるツールの中で、最も総合的なPLLシンセサイザーの設計/シミュレーション・ツールです。実施されるシミュレーションには、主要な非線形効果が含まれており、これはPLLの性能に大きく影響を及ぼします。ADIsimPLLによって、設計プロセスの繰り返し作業が1つ以上排除されるため、設計から製品の市場投入までの期間が大幅に短縮することができます。
設計ツール&シミュレータ HTML
ADF4196 Evaluation Board Software  (zip, 1165 kB) 評価用ソフトウェア ZIP

評価用キット / シンボル & フットプリント

評価ボード&キット資料と購入については、評価ボード&キットのページをご覧ください。

シンボル&フットプリントアナログ・デバイセズでは、多岐にわたるCADシステムにおいて、簡単に使用することができる、シンボルとフットプリントのデータを提供しています。

関連製品情報 & 実用回路

関連する周辺製品

Suggested Companion Products


Recommended RF Mixers for the ADF4196
  • For 10 MHz to 6 GHz high dynamic range active mixers, we recommend the ADL5801 or the dual ADL5802.
Recommended Modulators/Demodulators for the ADF4196
  • For broadband quadrature IF/RF signals, we recommend the ADL5375 and the ADL5380.
Recommended Divide-by-4 Prescaler for the ADF4196
  • For a low noise, low power, fixed RF block, we recommend the ADF5001.
Recommended PLL Active Filter for the ADF4196
  • For an ultralow noise, rail-to-rail amplifier, we recommend the OP184.
Recommended Linear Regulators for the ADF4196
  • For ultralow noise, 3V applications,150mA output, we recommend the ADP150.
  • For ultralow noise, 3V applications, 200mA output, we recommend the ADP151.
  • For high accuracy, 5V applications, we recommend the ADP3334.
  • For a step up, 3V to 5V regulator, we recommend the ADP1613.

Recommended Power Solutions

  • For selecting voltage regulator products, use ADIsimPower.

Were these recommendations helpful?

Sampleサンプル&購入

価格、パッケージ、入手性

価格表の見かた

価格は1個当たりの米ドルで、米国内における販売価格(FOB)で表示されておりますので、予算のためにのみご使用いただけます。 また、その価格は変更されることがあります。米国以外のお客様への価格は、輸送費、各国の税金、手数料、為替レートにより決定されます。価格・納期等の詳細情報については、弊社正規販売代理店または担当営業にお問い合わせください。なお、 評価用ボードおよび評価用キットの表示価格は1個構成としての価格です。

ADF4196 Evaluation Board
モデル 概要 価格 RoHS PCN/製造中止案内 在庫確認/
購入/サンプル
EV-ADF4196SD1Z 製品状況: 製造中 Evaluation Board (No VCO or Loop Filter) $ 141.00 Yes -
EVAL-SDP-CS1Z 製品状況: 製造中 SDP-S Controller Board - Interface to EV-ADF4196SD1Z (also required) $ 49.00 Yes -

ここに表示されている価格は、1個あたりの価格です。米国内における販売価格(FOB)で表示されておりますので、予算のためにのみご使用いただけます。 また、その価格は変更されることがあります。米国以外のお客様への価格は、輸送費、各国の税金、手数料、為替レートにより決定されます。価格・納期等の詳細情報については、弊社正規販売代理店または担当営業にお問い合わせください。なお、 評価用ボードおよび評価用キットの表示価格は1個構成としての価格です。

在庫確認&購入

販売代理店リストを見る
沪ICP备09046653号
この製品に対するご感想 X
content here.
content here.

この製品に対するご感想

閉じる