ADF4193:  PLL、低位相ノイズ、高速セトリング

周波数シンセサイザADF4193でLO（局部発振器）を実現し、ワイヤレス環境におけるRF信号のアップコンバージョンとダウンコンバージョンに利用できます。このアーキテクチャは、特に基地局のGSM/EDGEロック時間要件を満たすよう設計されています。

ADF4193は、低ノイズのデジタルPFD（位相周波数検出器）、高精度の差動チャージ・ポンプを備えています。また、差動チャージ・ポンプ出力を外部VCO（電圧制御発振器）用のシングルエンド電圧に変換する差動アンプ（Diff AMP）も備えています。ΣΔベースのフラクショナル・インタポレータとN分周器を組み合わせて使用すれば、係数を設定してフラクショナルN分周を実行できます。また、4ビットのリファレンス（R）カウンタとオンチップの周波数逓倍器により、PFD入力におけるリファレンス信号（REFIN）の周波数を選択できます。

シンセサイザを外付けのループ・フィルタおよびVCOと組み合わせて使用すれば、完全なPLL（位相ロック・ループ）になります。ADF4913のスイッチング・アーキテクチャにより、PLLの整定時間はGSMタイムスロット・ガード期間内に収まるため、別のPLLや関連のアイソレーション・スイッチは不要です。このため、従来のピンポン方式GSM PLLアーキテクチャに基づくシールディングや特性評価、コスト、複雑さ、PCB領域などを節減できます。

• GSM/EDGEベース・ステーション
• PHSベース・ステーション
• 計測機器、テスト装置