ADF4196:  PLL周波数シンセサイザ、6GHz、低位相ノイズ、高速セトリング

周波数シンセサイザADF4196は、ワイヤレス受信及び送信でのアップ・コンバージョンやダウン・コンバージョン部で使われる局部発振器（LO）として使うことが出来ます。この製品のアーキテクチャは、ベース・ステーションで要求されるGSM / EDGEのロック時間にミートするように特別に設計されており、高速セトリング機能を備えているため、ADF4196はパルス方式のドップラ・レーダ・アプリケーションに最適となっています。

ADF4196は、低ノイズのデジタル位相周波数ディテクタ（PFD）と高精度な差動チャージ・ポンプで構成されています。差動アンプは、差動のチャージ・ポンプ出力を、外付けの電圧制御発振器（VCO）用として、シングルエンド電圧に変換します。N分割で動作し、シグマ・デルタ（ΣΔ）ベースのフラクショナル・インターポーレータを採用しているため、フラクショナル・N分割のモジュールをプログラムすることが出来ます。更に、4ビットのリファレンス・カウンタ（Rカウンタ）と内蔵のダブラーで、PFD入力のリファレンス信号（REFIN）周波数を選択することができます。

このシンセサイザを、外部のループ・フィルタとVCOとともに使用することで、完全なPLLを実現することができます。スイッチング・アーキテクチャによって、GSMでの時間スロット制限期間以内でのPLLのセトリングを可能にし、2つ目のPLLを使う必要性がなく、スイッチによるアイソレーションも実現します。これによって、コスト、複雑さ、PCB面積、シールディングおよび、従来のピンポン方式のGSM用PLLアーキテクチャで必要とされた、性能評価を削減します。

アプリケーション

• GSM、EDGE用ベース・ステーション
• PHS　ベース・ステーション
• パルス方式ドプラー・レーダ
• 計測機器およびテスト用装置
• ビーム・フォーミング / フェーズド・アレイ・システム