CN0560

CN0560 は、シャント抵抗、内蔵アンプ、µModule^®を組み合わせて、3 つの電流レンジを高精度に測定できます。このソリューションは、ソリューション・サイズの制約にもかかわらずボードあたりのチャンネル数を増加させ、熱問題を緩和し、自己加熱によるシステム・ドリフト補正の負担を軽減するだけでなく、精度性能全体も最高のものにします。CN0560 は、自動試験装置、（CPU/GPU レールなどでの）電源監視装置、アナライザで使用される試験機器に最適です。

最も一般的な電流測定技法には、シャント抵抗、アナログ・フロント・エンド（AFE）、およびアナログ・デジタル・コンバータ（ADC）、更に、その後段のマイクロコントローラやフィールド・プログラマブル・ゲート・アレイ（FPGA）が含まれています。CN0560 は、広い帯域幅のフロント・エンドを提供し、シャント抵抗に発生した小さな差動電圧を、供給すべき大きな電圧に変換し、次いでデジタル化します。

電流入力

CN0560 は 10µA、10mA、10A の 3 種類の電流入力レンジで測定できます。電流入力レンジは、低グリッチでセトリングが速く高電圧でラッチアップ耐性のある ADG5209 マルチプレクサを、オンボード・ジャンパの設定に応じて手動かソフトウェアのいずれかにより制御して（A0、A1 経由）選択します。表 1 に電流レンジごとのジャンパ設定を示します。図 2 は、10µA の電流レンジでの CN0560 の簡素な評価セットアップを示しています。

電流源から 10µA、10mA、および 10A の既知の電流を印加し、各シャント抵抗（0.05Ω、5Ω、5kΩ）に生じる差動電圧を、マルチメータを使用して電圧感知パッドで測定します。各シャント抵抗を流れる電流により、50mV の最大電圧降下が生じます。この電圧は、ADA4898-1 アンプ（初期ゲイン 40）を用いて増幅され、次に ADAQ23878 µModule^®の差動入力に供給されます。

各シャント抵抗にかかる電圧の計測値は、µModule 出力における実際の電圧の計測値と比較されます。この回路の全体的な精度は、シャント、アンプ、および µModule の抵抗温度係数（TCR）、ならびにソースまたはマルチメータ自体の精度など、いくつかの誤差要因の影響を受けます。ただし、シャント抵抗の選択は、この回路の精度を決定する上で主要な役割を果たしています。図 3 と図 4 は、CN0560 へのシャント抵抗の作用を示しています。

入力保護

電流シャント入力は、36V の双方向電圧トランジェント圧縮（TVS）ダイオードと、それに続く 100Ω 抵抗により、静電放電（ESD）衝撃と過電圧状態から保護されます。マルチプレクサ入力は、+/−15V までの入力電圧に直接耐えることができます。これを超える電圧は余分な電流を引き起こし、100Ω 抵抗によって制限されます。

ゲイン段

選択されたマルチプレクサ入力の後に、ADAQ23878 シグナル・チェーン µModuleを駆動する LT5400クワッド高精度整合抵抗ネットワークと組み合わされた 2 つの ADA4898-1 低ノイズ高速アンプが続きます。LT5400-7 は、広い温度範囲で 0.2ppm/ºC のマッチング・ドリフトと 0.01%の抵抗マッチングを実現し、独立してマッチングされた抵抗よりも優れた CMRR を実現します。初期設定では、2 つの ADA4898-1 アンプは、外付けゲイン設定抵抗を使用して、ゲイン 40 の完全差動構成で設定されています。40 というゲインにより、ADAQ23878 の入力において 2.0V のフルスケール電圧が生成され、ADAQ23878 が+/−2.048V レンジで構成されている場合に SNR が最大となります。

フロント・エンドのデジタル化

図 1 の主要ブロックは、低ノイズの完全差動アンプ（FDA）、安定したリファレンス・バッファ、15MSPS の 18 ビット逐次比較レジスタ ADC、および最適性能に必要な重要な受動部品を搭載した ADAQ23878 µModule を特徴としています。

システムインパッケージ（ SiP）ソリューションであるADAQ23878 µModule は、高精度の性能を提供し、エンド・システムの部品数を減少させ、基板面積の制約の中でチャンネル密度を向上させます。また、高集積の特定用途向け集積回路（ASIC）に付きものの高いコストをかけずに、電流測定試験装置に関連したキャリブレーションの負担や熱の問題を緩和します。

FDA 周辺の高精度抵抗アレイは、アナログ・デバイセズ独自のiPassives^®技術により構築されています。この技術により、回路のアンバランスが解消され、寄生が減少し、最大 0.005%の優れたゲイン・マッチングが得られ、0.13ppm/ºC という最大のドリフト性能が得られます。また、iPassives 技術はディスクリート受動素子と比較してサイズの優位性があり、温度依存のエラー・ソースを最小限に抑え、システムレベルのキャリブレーションの負担を軽減します。

FDA の短いセトリング時間と広いコモンモード入力レンジ、更に、設定可能なゲイン・オプション（0.37、0.73、0.87、1.38、および 2.25）の精度性能により、ゲインまたは減衰の調整、ならびに完全差動またはシングルエンド／差動変換入力信号の使用が可能になります。

オーバーサンプリングとアンチエイリアシング

ADAQ23878 の高精度性能は、高いサンプリング・レートと組み合わされて、ノイズを減少させ、オーバーサンプリングによる、極めて低い RMS ノイズと、広い帯域幅での小さい振幅信号の検出を実現します。

ADAQ23878 の一般的なダイナミック・レンジは、図 5 に示すように、4.096V リファレンスを使用し、入力を接地により短絡させて測定した場合、約 89dB です。多くの電流測定アプリケーションでは帯域幅が 7.5MSPS より低いため、オーバーサンプリングを使用してダイナミック・レンジを向上させることができます。

オーバーサンプリングとは、ナイキスト基準を満たすために必要な信号帯域幅の 2 倍よりもはるかに高速なサンプリングのことです。信号帯域幅の 2 倍でサンプリングすると、 fs/2 のエイリアスを超えるノイズや干渉トーンが通過帯域に入るため、アナログ・アンチエイリアス・フィルタに厳しい制約がかかります。エイリアシングに対する従来の解決策は、精度、帯域通過リップル、減衰帯域除去、群遅延、および消費電力の間の妥協を必要とする高次フィルタを使用することです。低いサンプル・レートはまた、ADC の量子化および熱ノイズのすべてを信号帯域に集中させます。オーバーサンプリングには次の 2 つの効果があります。

• アナログ・アンチエイリアス・フィルタのカットオフ周波数を高くしたり、次数を下げたりすることができます。
• ADC ノイズは、より広い帯域幅に拡散され、インバンド・ノイズを低減します。

図 6 は、オーバーサンプリングの効果を示しています。使用可能な信号帯域幅は fs/(2 × OSR) であり、アナログ・フィルタのカットオフをfs − fs/(2 × OSR) まで増加させることができます。信号通過帯域はアナログ・フィルタの遷移帯域よりも十分に低く、通過帯域リップルの影響を最小限に抑えます。信号通過帯域の応答は、デジタル・ローパス・フィルタの応答に支配されます。その応答は、温度に対して決定的で安定しており、（アナログ・フィルタとは異なり）部品の許容誤差には影響されません。大半のデジタル・フィルタは、出力データをより低い割合まで削減するため、データ処理の必要性が低減します。例えば、カスケード積分器コーム（CIC）フィルタの出力は、OSR に等しい率だけ削減されます。

オーバーサンプリングによるダイナミック・レンジ（DR）の向上は、式 1 を用いて計算することができます。

ここで、
OSR はオーバーサンプリング・データ・レートです。

オーバーサンプリングが 4 倍になるごとに、分解能が 1 ビット増加し，ダイナミック・レンジが 6dB 向上します。ADAQ23878の出力を 256 倍にオーバーサンプリングすると、出力データ・レートは 58.594kSPS（= 15MSPS/256）になります。これは、29.297kHzの信号帯域幅に相当し、ダイナミック・レンジは様々なゲイン・オプションの 111dB に近くなり、非常に小さな振幅µV 信号を正確に検出することができます（図 7 参照）。

ADAQ23878 の差動駆動

ADA4898-1 フロント・エンド・アンプが選ばれる理由は、広帯域、高スルー・レート、低ノイズまたは低歪み特性を有しているためです。このアンプはまた、ADAQ23878 の低い入力インピーダンスを 15MSPS のフルスピードで容易に駆動し、最適な性能を実現する能力を持っています。

電圧リファレンス

ADAQ23878 には、2.048V、20ppm/ºC の内部リファレンス（REF）と、REF に対して固定ゲイン 2 を有するリファレンス・バッファ（REFBUF）があります。リファレンス・バッファの 4.096V出力により、ADAQ23878 のフルスケール入力レンジが決まります。

より低いドリフトが必要なアプリケーションでは、REF またはREFBUF のいずれかをオーバードライブすることができます。CN0560 には、初期精度が 0.025%、ドリフトが 2ppm/ºC である2.048V のオンボード ADR4520 から REF をオーバードライブするオプションが含まれています。また、REFBUF は、（最大）初期精度が 0.025%、（最大）温度係数が 2ppm/ºC のオンボードLTC6655 により、オーバードライブすることができます。

パワー・ツリー

EVAL-CN0560-FMCZ は、FPGA メザニン・カード（FMC）コネクタ付きの FPGA コントローラ・ボードを使用してデータを取り込みます。ボード上のすべての電源レールは、コントローラ・ボードから供給される 3.3V レールから生成されます。このパワー・ツリーは、システムレベルの電源アーキテクチャ設計ツールである LTpowerPlanner^®を使用して設計されたものです。

図 8 に、CN0560 パワー・ツリーのブロック図を示します。2 つの LTM8049 デュアル SEPIC または反転型 µModule DC/DC コンバータは、3.3Vレールから+7V、−2.5V、+15.5V、−15.5Vの各レールを生成します。LT3023 デュアル低ノイズ・マイクロパワーLDO は、+7V レールから+5V および+6.5V レールを生成し、ADP7183 超低ノイズ LDO は、−2.5V レールから−2V レールを生成します。

+6.5V および−2V レールは ADAQ23878 の内蔵 FDA に使用します。一方、+5V レールは LTC6655 に使用して、4.096V リファレンスが生成されます。2 つ目の LTM8049 から供給される+15.5Vと−15.5V の 2 つのレールが LT3032 デュアル LDO に供給され、ADA4898-1 と ADG5209用に+15Vと−15Vの電圧レールが生成されます。ADP7118 低ノイズ LDO は、ADR4520 用に+2.5V レールを生成し、この ADR4520 から 2.048V リファレンスが生成されます。シャント抵抗で消費される電力を除くと、CN0560 の総消費電力は約 910mW です。

PCB レイアウト

PCB（プリント回路基板）レイアウトは、信号の完全性を維持し、最適な性能を実現するために重要です。図 9 に、CN0560 のボード・シグナル・チェーン部の PCB レイアウトを示します。このボード・レイアウトでは、ケルビン接続を内蔵した 4 端子シャント抵抗を使用しており、2 端子シャント抵抗と比較すると、TCR の影響を低減し、温度安定性を向上させています。

ケルビン接続を有する 4 端子電流検出抵抗を使用して、シャント抵抗を流れる高電流を検出経路から外すことが不可欠です。それによって、抵抗を通る大電流の終端と電圧測定の終端が別々になるため、測定精度の最大化に有益です。

補正された電流ごとに最適な検出レイアウトを実現しました。パッド上の検出点の物理的位置と、抵抗を通る電流の対称性は、抵抗値が非常に低い（5mΩ 以下）場合に重要性が高くなります。例えば、10A の電流レンジでは、ケルビン接続を有する 4 端子高精度金属箔抵抗（5mΩ）を使用します。この抵抗は、TCR が±0.05ppm/ºC、公差が 0.1%で、小さな面積（10mm × 10mm 以下）に収まるため、パッドに沿う抵抗が 1mm 単位の長さで実効抵抗に影響します。

多層ボードを使用し、ADAQ23878 µModule の下の第 1 層内にはクリーンなグランド・プレーンを備えることを推奨します。ボード上の個々の部品や各種信号の配線も慎重に配置する必要があります。更に、入力信号と出力信号は対称に配線することを推奨します。

µModule の接地ピンは、複数のビアを介して PCB の接地面に直接ハンダ付けしなければなりません。更に、µModule の入力ピンおよび出力ピンの下の接地面および電源面は除去して、不要な寄生容量をなくすことが必須です。不要な寄生容量は、シグナル・チェーンの歪みや直線性に影響を与える可能性があります。敏感なアナログ部とデジタル部は PCB 上で分離し、電源回路はアナログ信号パスから離す必要があります。CNV±や CLK±などの高速スイッチング信号と、デジタル出力 DA±および DB±は、このアナログ信号パスの近くを通らない、または横切らないようにして、µModule にノイズがカップリングするのを防ぐ必要があります。

オンボードLDOの出力には、2.2µF（X5R）以上の高品質のセラミック・バイパス・コンデンサを追加して、電磁干渉（EMI）感度を最小限に抑え、電源ライン上のグリッチの影響を低減する必要があります。その他の必要なバイパス・コンデンサはすべて、ADAQ23878 に内蔵されているため、ボード面積とコストを削減することができます。