概要
本稿では、μModule®レギュレータに高精度の直列アクティブ電圧ポジショニング制御（AVP：Active Voltage Positioning）を適用する方法を紹介します。直列AVPを採用すれば、負荷過渡応答の高速化、基板面積の最小化を実現可能です。また、セラミック・コンデンサだけを使用して出力コンデンサを構成できます。直列AVPでは、シャント型AVPを採用した設計と比べて極めて精度の高い負荷ライン制御を実現できます。つまり、出力電圧の精度が大幅に向上します。本稿では負荷過渡応答の実測結果を示しながら、直列AVPについて詳しく解説します。
はじめに
AVPは、アクティブ・ドループ技術と呼ばれることもあります。AVPでは、軽負荷時には電源の出力電圧を高めにレギュレートし、重負荷時には低めにレギュレートします。AVPによる制御機能を実装すれば、負荷過渡応答を改善しつつ、出力コンデンサの値を小さくすることができます。なぜなら、AVPを適用した電源は負荷の変動に対し、余裕を持って応答できるようになるからです。μModuleレギュレータは、1つのパッケージ内に多くのコンポーネントを内蔵した電源ソリューションです。当然のことながら、テストによって高い品質が得られることが保証されています。同レギュレータは、通信アプリケーションやデータ・センターのアプリケーションでも活用されています。それらのアプリケーションでは、高速な負荷過渡応答が求められます。また、プリント基板の面積を最小限に抑えることも必要になります。更に、セラミック・コンデンサだけで必要な出力容量を確保することが可能なソリューションが求められています。しかし、従来の制御手法によってこれらすべての要件を満たすことは困難です。
本稿では、制御用のフィードバック・ループに2個の抵抗を追加することで、高精度の直列AVPを実装する方法を紹介します。この方式の長所は、負荷ライン制御の精度がgmアンプ（誤差アンプ）のゲインのばらつきにほとんど左右されない点にあります。一方、シャント型AVP1に代表される他の実装方法では、gmアンプのゲインのばらつきが大きい場合、負荷ライン制御の精度が不足して悪影響が生じてしまいます。直列AVPを実装することにより、必要な出力容量の値を最大50%低減できます（出力電圧のピークtoピークの過渡応答もわずかに改善されます）。このことから、セラミック・コンデンサだけを使用して、必要な量の出力コンデンサを構成することが可能になります。それにより、システムの信頼性が大幅に向上します。また、コストを大幅に削減できます。セラミック・コンデンサは、アルミ電界コンデンサと比べて信頼性がはるかに高く、低コストであるからです。
AVPを適用するともう1つのメリットが得られます。それは、負荷電流が多いときに出力電圧が低くなるので、負荷が消費する電力の量を削減できるというものです。アナログ・デバイセズは、「LTM4650-2」というμModuleレギュレータを提供しています。この製品にAVPを適用すると、1.4Wまたは5.6%の消費電力を削減できます。消費電力が大幅に減少することから、システムで使用するバッテリの寿命を延ばすことが可能になります。
直列AVPの実装方法
AVPとは、負荷電流の値に応じてレギュレータの出力電圧をある値に調整する機能のことを指します。従来の方式（非AVP）のレギュレータでは、あらゆる負荷に対して出力電圧VOUTは公称値に固定されます（図1）。それに対し、AVPを適用したレギュレータでは、出力電流が増加すると出力電圧が徐々に低下します。軽負荷時には、出力電圧は公称値よりもわずかに高い値にレギュレートされます。そして、重負荷時には、出力電圧の値が公称値よりわずかに低くなります1。負荷電流が急激に増加した場合、出力電圧は公称値より高いレベルから変化し始めるので、出力電圧はより大きく低下することになります。とはいえ、規定の電圧範囲内には留まります。負荷電流が急激に減少した場合には、出力電圧は公称値より低いレベルから変化し始めることになります。そのため、出力電圧のより大きなオーバーシュートを許容しつつ、規定の電圧範囲内に留まります。出力電圧は、負荷電流の全範囲に対し、電圧の制限値の範囲内（VMIN～VMAX）に制限されます。
図2は、AVP用の直列補償回路を示したものです。この構成を、本稿では直列AVPと呼んでいます。誤差アンプの非反転入力と反転入力には、それぞれレギュレータ内部のリファレンス電圧VREFとVOUTのフィードバック電圧が入力されます。抵抗RHIを介して接続されているVHI（またはINTVCC）は、誤差アンプの出力ITH（またはCOMPピン）に適切なDC電圧を供給することにより、出力が飽和するのを防ぎます。フィードバック抵抗RLOは、ITHと誤差アンプの反転入力（またはFB）の間に配置されています。つまり、RLOはgmアンプのゲインを決める要素です。RHIとRLOの値は、抵抗R1、R2の値よりもはるかに高く設定する必要があります。
この回路の負荷ライン制御については以下の式で表すことができます。
ここで、Kiは電流検出ゲイン、RSENSEは電流検出抵抗の値（インダクタの直列抵抗DCRによって検出する場合にはDCRの値）です。
シャント補償回路1を使用するAVP（シャント型AVP）と比べると、直列補償回路を使うことには長所があります。それは、負荷ライン制御がゲインR1/RLOに依存し、誤差アンプのgm（トランスコンダクタンス）の許容誤差にはほぼ依存しないというものです。ICの設計や製造プロセスには様々な種類があります。残念ながら、一部のICではgmの値に±30%程度のばらつきがあります。そして、AVP用のシャント補償回路の負荷ライン制御は1/gmのゲインに正比例します。つまり、シャント型AVPの負荷ライン制御には、gmのばらつきからの大きな影響が及ぶということです。
LTM4650-2にAVPを適用するための実装方法
LTM4650-2は電流モードの同期式降圧レギュレータです。公称1Vの出力において、過渡的な変動を約±8%（160mVp-p）の範囲に抑えつつ負荷に対して25Aの電流を供給できます。この非AVPのレギュレータにおいて、タイプIIの高速制御ループによる補償を実現するためには外付けのRC回路が必要です。また、典型的なアプリケーション回路では、出力部に100μFのセラミック・コンデンサを5個、470μFのPOSCAP（導電性高分子タンタル固体電解コンデンサ）を2個接続します。19Aのステップ状の負荷（全負荷の75%）が19A/マイクロ秒のスルー・レートで加わる場合、図3に示すように136mVp-pの過渡応答（出力電圧の変動）が生じます。
直列AVPの機能を実装する場合には、COMPピンに直列補償回路を適用します（図4）。ただ、RC回路による補償は必要ありません。抵抗R2の値を微調整することにより、半負荷時（12.5A）の出力電圧が公称値（1V）になるようにします。図4の回路の負荷過渡応答を評価した結果、VOUTの過渡電圧は95mVp-pになりました（図5）。つまり、過渡応答の性能が改善されています。全負荷時（25A）の出力電圧が公称値の1Vであるとすると、負荷に供給される電力は25Wになります。ここで、直列AVPによって出力電圧を0.945Vに下げると、負荷に供給される電力は23.6Wになります。つまり、1つの出力において1.4Wの電力が削減されるということです。2つの出力では計2.8Wの電力を削減できます。
直列AVPの機能を実装した場合、2個のPOSCAPを2個のセラミック・コンデンサで置き換えることができます。その場合、COUT1としては100μFのセラミック・コンデンサを計7個使用することになります。セラミック・コンデンサを使用すれば、等価直列抵抗（ESR）と等価直列インダクタンス（ESL）を小さく抑えられます。また、コストも低減可能です。更に小型化を実現でき、信頼性も高まります。AVPを適用したことによって負荷過渡応答も改善されます。図6に示したように、VOUTの過渡電圧は104mVp-pに抑えられます。
表1は、それぞれの回路における出力の過渡電圧（Vp-p）についてまとめたものです。非AVP（ベンチマーク）、直列AVP、出力にセラミック・コンデンサだけを使用した直列AVPを比較しています。
| 非AVP（100μFのセラミック・コンデンサを5個、470μFのPOSCAPを2個） | 直列AVP（100μFのセラミック・コンデンサを5個、470μFのPOSCAPを2個） | 直列AVP（100μFのセラミック・コンデンサを7個） | |
| 負荷過渡応答〔mVp-p〕 | 136 | 95 | 104 |
まとめ
本稿では、μModuleレギュレータであるLTM4650-2にAVPの直列補償回路を実装する方法を紹介しました。それにより、負荷過渡応答を改善し、重負荷時の消費電力を削減することができます。また、出力コンデンサの値を50%未満に抑えられます。その結果、POSCAPをセラミック・コンデンサで置き換えることが可能になります。そのようにすれば、コストを削減しつつ、基板面積を最小限に抑えられます。本稿で紹介した直列AVP用の回路は、外部補償ピンにRC回路を外付けする他のμModuleレギュレータにも適用可能です。代表的な例としては、「LTM4630-1」、「LTM4626」、「LTM4636」、「LTM8055-1」が挙げられます。
参考資料
1 Robert Sheehan「Active Voltage Positioning Reduces Output Capacitors（アクティブ電圧ポジショニングによる出力コンデンサの削減）」Linear Technology、1999年
