AD9577

AD9577は、2つのPLL（PLL1とPLL2）を内蔵しネットワークのクロッキング・アプリケーションに最適化された、マルチ出力のクロック生成機能を提供します。このPLL設計は、高性能、低ジッタの周波数シンセサイザーの製品ラインを提供してきたアナログ・デバイセズ社の技術に基づいて設計されており、ネットワーク性能を最大化します。これらのPLLは、出力周波数とフォーマットをプログラムすることが可能なI²Cインターフェースを備えています。フラクショナル-NのPLLは、EMI放射のピーク・パワーを軽減するための分散スペクトラム・クロッキングをサポートすることができます。両方のPLLは、周波数のマージニングをサポートすることができます。

最初のインテジャ-N・PLLセクション（PLL1）は、位相周波数デテクタ(PFD)、チャージ・ポンプ（CP）、低位相ノイズの電圧制御発振器（VCO）、プログラマブルな帰還デバイダと2つの独立してプログラム可能な出力デバイダで構成されています。外付けクリスタルまたはリファレンス・クロックをREFCLKピンに接続すると、最大637.5 MHzまでの周波数を入力リファレンスと同期させることができます。各出力デバイダとフィードバック・デバイダの比は、必要な出力レートに応じて工場でまたはI²Cでプログラムすることができます。

2番目のフラクショナル-NのPLL（PLL2）は、プログラマブル・モジュールを備えており、VCO周波数をリファレンス周波数の分数乗算結果の周波数と合成することができます。各出力デバイダとフィードバック・デバイダの比は、必要な出力レートに応じて、最大637.5MHzまで、工場でプログラムすることができます。またフラクショナル-NのPLLは、ジッタを最小化させるために、インテジャ-Nモードで動作させることもできます。

最大4つの差動出力クロック信号は、VPECLまたはLVDSシグナリング・フォーマットのどちらかに構成することができます。あるいは、各出力のペアーは、最大8つのCMOS出力として構成することができます。これらのフォーマットの組み合わせもサポートされています。外部にループ・フィルター用の部品は不要ですので、貴重な設計時間とボード・スペースを節約できます。AD9577は40ピン、6mm×6mm、LFCSPパッケージを採用し、3.3 Vの単電源で動作します。動作温度範囲は-40℃～+85℃となっています。

アプリケーション

• イーサネット、ファイバ・チャンネル、SONET、SDH、PCI-e、SATA、PTN、OTN、ADC/DACおよびデジタル・ビデオを含むデータ通信アプリケーションのための、低ジッタ、低位相ノイズのマルチ出力クロック生成器
• 分散スペクトラム・クロッキング