ADCLK854

新規設計に推奨

クロック・ファンアウト・バッファ、1.8V、低消費、12LVDS/24CMOS出力

データシート (Rev. A) 製品セレクション・テーブル
利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.J）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
Viewing:

製品情報

  • 2つの選択可能差動アナログ入力
  • 選択可能なLVDS/CMOS出力
  • 最大12-LVDS（1.2GHz）または24-CMOS（250MHz）出力チャンネル
  • チャンネル当たりの消費電力(100MHz動作時)：12mW以下
  • 内部ジッタ：54fs rms（12kHz～20MHz）
  • 追加広帯域ジッタ：100fs rms
  • 伝搬遅延（LVDS）：2.0ns
  • 立上がり／立下がり時間（LVDS）：135ps
  • 70psの出力間スキュー（LVDS）
  • スリープ・モード
  • ピン・プログラマブル制御
  • 電源電圧: 1.8 V


ADCLK854は、低ジッタで低消費電力動作として最適化された、1.2GHz/250MHzのLVDS/CMOS信号のファンアウト・バッファです。可能な出力構成は12LVDSあるいは12CMOSチャンネルで、LVDSとCMOSの組み合わせ出力も可能となっています。3個の制御ラインは、固定ブロックの出力（4つの3バンク）をLVDS出力にするかCMOS出力にするか決めるように使われます。

ADCLK854は2つの選択可能な入力とスリープ・モードを備えています。IN_SELピンの状態で、どの入力をすべての出力にファンアウトするかが決定されます。SLEEPピンはデバイスをパワーダウンにするスリープ・モードをイネーブルにします。

入力は、LVPECL、LVDS、HSTL、CML、CMOSなどシングルエンドと差動ロジックの種々のタイプに対応します。表8は、それぞれのタイプの接続に関してのインターフェース・オプションを提供しています。

この製品は48ピンLFCSPパッケージを採用しています。また、標準の工業用温度範囲、–40℃～+85℃にわたる動作に関して仕様規定されています。

アプリケーション

  • 低ジッタのクロック分配
  • クロックおよびデータ信号修復
  • レベル変換
  • ワイヤレス通信
  • 有線通信
  • 医療用および工業用画像処理
  • ATEおよび高性能計測器
ADCLK854
クロック・ファンアウト・バッファ、1.8V、低消費、12LVDS/24CMOS出力
ADCLK854-FBL ADCLK854 Pin Configuration
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 1

ユーザ・ガイド 1

アプリケーション・ノート 1

技術記事 3

さらに詳しく
myAnalogに追加

myAnalogのリソース・セクション、既存／新規プロジェクトにメディアを追加する。

新規プロジェクトを作成

ツールおよびシミュレーション

ADIsimCLK 設計・評価 ソフトウェア

ADIsimCLKはアナログ・デバイセズの超低ジッタのクロック分配器とクロック生成用製品向けに開発された設計ツールです。ADIsimCLKを使用すれば、ワイヤレス・インフラストラクチャ、計測器、ネットワーキング、ブロードバンド、ATE（自動試験装置）あるいはクロック性能が予測可能であることが求められるあらゆる分野のアプリケーションで、設計を迅速に開発、評価、最適化できます。

ツールを開く

ADCLK854 IBIS Models 2

評価用キット

EVAL-ADCLK854

ADCLK854評価用ボード

今すぐ購入 詳細を表示

製品詳細

ADCLK854データシートにはこのデバイスの仕様と動作に関する技術的詳細がすべて記載されていますので、評価用ボードを使用する際は参照してください。

ADCLK854は高性能クロック・ファンアウト・バッファです。この評価用ボードは高品質のRogers®誘導体材料を使用して製造されています。伝送ライン経路は、可能な限り差動で100Ωに近づけられています。
EVAL-ADCLK854
ADCLK854評価用ボード

最新のディスカッション

47 週前
ADCLK854 Clock puls missing
1 年前
Regarding the ADCLK854 single ended clock input
2 年前
Keyword Interceptor Update
EngineerZone®で関連するディスカッションを見る

最近表示した製品