DAC の位相ノイズ性能を改善、極めて精度の高い DDS アプリケーションを実現可能に

はじめに

レーダーを利用するアプリケーションでは、ノイズを極めて低く抑える必要があります。その種のシステムにおいては、位相ノイズが 1 つの重要な性能指標となります。そもそも、位相ノイズは、あらゆる無線システムで問題になり得る要素です。ただ、レーダー・システムでは、一般的な通信システムと比べて、搬送波に非常に近い周波数の位相ノイズが問題になる可能性が特に高くなります。

レーダーをはじめとする高性能のシステムを設計する際には、位相ノイズが極めて小さい発振器が選択されます。ノイズの観点からは、シグナル・チェーンでは、発振器の位相ノイズのプロファイルをできるだけ損なわないようにすることが極めて重要です。そのため、シグナル・チェーンを構成する各種のコンポーネントについては、残留ノイズや付加位相ノイズを測定し、性能を確認しておかなければなりません。

高速 D/A コンバータ（DAC）としては、周波数変換段で使われる任意のLO（局部発振器）に対し、生成する波形、周波数の質の面で非常に魅力的な新製品がリリースされています。しかし、レーダーで使用する場合には、DAC の位相ノイズ性能をさらに改善しなければなりません。

本稿では、サンプル・レートが最大 12 GSPS（ギガサンプル/秒）で、分解能が 16 ビットの DAC「AD9164」を例にとります。この IC は、6 GSPS に対応するDDS（ダイレクト・デジタル・シンセサイザ）の機能も備えています。同ICを使用し、10 kHz のオフセット位置における位相ノイズの測定値を 10 dB 以上改善する方法を示します。図 1 に示したような改善結果が得られるということです。このような改善効果を得るためのポイントは 2 つあります。1 つは、電源電圧の供給に使用するレギュレータを適切の選択することです。もう 1 つは、「テスト用の設定」を改良することです。なお、ここで言うテスト用の設定とは、評価に使用する回路構成、使用する測定器、測定器が採用している測定値の算出手法などのことを指します。これら 2 つの改善ポイントを組み合わせることによって、図 1 のような結果が得られました。以下では、その方法について詳細に説明します。

位相ノイズの定義

位相ノイズとは、周期性を持つ信号がゼロを交差する際にどのくらいの偏差を持つのかという指標です。ここでは、以下に示す位相変動を伴う余弦波を考えます。

位相ノイズは、位相変動のパワー・スペクトル密度から求められます。

線形項で表すと、単側波での位相ノイズは次のように定義できます。

通常、位相ノイズとしては 10 log(L(f)) の値を dBc/Hz の単位で表します。得られた位相ノイズのデータは、RF 搬送波を基準とする周波数オフセットを横軸としてプロットされます。

位相ノイズについては、絶対位相ノイズと残留位相ノイズという、より重要な指標があります。絶対位相ノイズとは、システム内で測定されるトータルの位相ノイズのことです。一方の残留位相ノイズとは、テストの対象となるデバイス（DUT）に付加される位相ノイズのことを意味します。両者を区別するのは、テスト用の設定からの寄与分と、システムにおいてコンポーネント・レベルで生じる位相ノイズの寄与分を判別する過程で非常に重要な意味を持ちます。

DAC／DDS の位相ノイズを測定する

ここでは、テスト用の設定を図で示しながら、DDS の位相ノイズを測定する方法について説明します。DAC の位相ノイズを測定するわけですが、その DAC は DDS のサブシステムとして使用されていると仮定します。なお、DDS の主機能を担う回路ブロックは、最終的な出力となる正弦波に対応するデジタル・パターンを生成して DAC に送信します。DDS の回路ブロックは、モノリシックの IC に含まれることもありますし、DAC と通信を行う FPGA や ASIC に含まれることもあります。以下で紹介するテスト用の設定には、いくつかの DDS が使われています。それらの DDS は DAC を内蔵しているわけですが、最新の DDS は、デジタル位相誤差を DAC で生じる誤差よりもかなり低く抑えるように設計されています。そのため、DDS の位相ノイズ性能は、DAC によって決まるということになります。

図 3 に、最もシンプルで一般的なテスト用の設定を示しました。DDS にはクロック源を接続しています。そして、DDS の出力は相互相関型の位相ノイズ・アナライザに取り込みます。この構成であれば、DDSを 1 つしか使用しないので簡単に測定が行えます。しかし、これでは、発振器の寄与分を排除して DDS の位相ノイズだけを確認することができません。

図 4（a）と（b）は、いずれも発振器の位相ノイズを測定結果から排除して残余ノイズを測定するための方法を示したものです。これらの方法の欠点は、テスト用の設定に DAC（DDS）を追加しなければならないことです。ただ、それによって DAC の位相ノイズの寄与分が格段に明確になり、システム・レベルの解析に適用できるというメリットが得られます。

図 4（a）は、位相検出による方法を示したものです。この方法では 2 つの DAC を使用します。発振器からの寄与分は、DC へのダウンコンバージョン時に両方の DUT の結果から差し引かれます。

図 4（b）に示したのは、相互相関を用いる位相ノイズの解析方法です。この方法では、DDS2 と DDS3 の出力を測定器の LO ポートに入力します。このように構成することで、クロックの寄与分を相互相関アルゴリズムによって排除することができます。その結果、DDS1 の残留位相ノイズの値が得られます。

電源ノイズの寄与分

ノイズを抑えることが求められるアナログ回路やRF 回路では、多くの場合、電源ノイズについての検討が必要になります。周期的な電源リップルは RF 搬送波上に変調されます。RF 搬送波において、リップルの周波数に等しい周波数オフセットの位置にスプリアスが生成されます。レギュレータの 1/f ノイズも RF 搬送波上に変調され、位相ノイズのプロファイルに寄与します。図 5 はこれらの現象について示したものです。

測定結果

筆者らは、実際に DAC の位相ノイズ性能を測定しました。その際には、テスト用の設定とレギュレータのノイズ性能の両方について検討を行いました。

測定には DAC の評価用ボードを使用することにしました。そのボードの初期状態では、アナログ電源とクロック電源に給電するためのレギュレータ IC として「ADP1740」が使用されて いまし た 。筆 者 ら は 、こ の IC と、最近アナログ・デバイセズがリリースした超低ノイズのレギュレータ IC を比較することにしました。超低ノイズのレギュレータ IC をいくつかピックアップし、ノイズ・スペクトル密度に注目して比較を行いました。その結果、「ADM7155」を選択することにしました。図 6 は、各製品のデータシートに記載されているノイズ密度の評価結果を示したものです。電源に関して加えた変更は、AD9164 のクロック電 源ピン（VDD12_CLK）とア ナログ電源ピン（VDD12A）に ADM7155 を適用しただけです。

次に、残留位相ノイズを測定するためのテスト用の設定について検 討しました。計 測 器としては、入手しや すく便 利であることから、Rohde & Schwarz（R&S）社の「FSWP26」を選択しました。この製品により、相互相関を利用して測定を行うことにしまし た 。テスト用 の 設 定 は 図 7 のようになります。

参考資料

著者

Peter Delos

Peter Delosは、アナログ・デバイセズの航空宇宙および防衛グループのシニア主席エンジニアで、ノースカロライナ州グリーンズボロで勤務しています。1990年にバージニア工科大学でB.S.E.E.の学位を、2004年にNJITでM.S.E.E.の学位を取得しました。30年以上の業界経験を有し、その大部分をアーキテクチャ・レベル、PWBレベル、ICレベルの先進的なRF／アナログ・システム設計者として勤めました。現在は、フェーズド・アレイ・アプリケーション用に、高性能レシーバ、波形発生器、シンセサイザなどの設計の小型化を担当しています。

Jarrett Liner

Jarrett Liner は、アナログ・デバイセズの航空宇宙/防衛グループに所属する RF システム・アプリケーション・エンジニアです。ノースカロライナ州グリーンズボロで勤務しています。RF に対応するシステムとコンポーネントの設計について豊富な経験を有しています。以前は、アプリケーション・エンジニアとして航空宇宙/防衛分野向けに GaN on SiC のアンプを担当していました。RF IC、WLAN 向けパワー・アンプ、フロントエンド・モジュールの設計とテストには 13 年間携わっています。また、エレクトロニクス技術者として米海軍で 6 年間働いていました。ノースカロライナ州グリーンズボロにあるノースカロライナ農業工科州立大学で 2004 年に電気工学の学士号を取得しています。研究所で回路ソリューションのシミュレーションやデータ収集を行っている以外は、マウンテンバイクに乗ったり、ジムでサイクル・クラスの指導を担当したり、ランニングしたり、庭で 4 人の子供たちを追いかけたり、といった具合に過ごしています。