AD9690
推荐用于新设计14位、500 MSPS/1 GSPS JESD204B模数转换器
- 产品模型
- 4
概述
- JESD204B（子类1）编码串行数字输出
- 500 GSPS时总功耗：1.5 W（默认设置）
- SFDR = 85 dBFS (340 MHz)，80 dBFS (1 GHz)
- SNR = 65.3 dBFS（340 MHz，AIN = −1.0 dBFS）；61.4 dBFS (1 GHz)
- ENOB = 10.8 位(10 MHz)
- DNL = ±0.5 LSB
- INL = ±2.5 LSB
- 噪声密度 = -154 dBFS/Hz (1 GSPS)
- 直流电源：1.25 V、2.5 V和3.3 V
- 无失码
- ADC内部基准电压源
- 欲了解更多特性，请参考数据手册
AD9690是一款14位、1 GSPS模数转换器(ADC)。 该器件内置片内缓冲器和采样保持电路，专门针对低功耗、小尺寸和易用性而设计。 该器件设计用于高达2 GHz的宽带模拟信号采样。 AD9690针对宽输入带宽、高采样速率、出色的线性度和小封装低功耗而优化。
这款ADC内核采用多级、差分流水线架构，并集成了输出纠错逻辑。 该ADC具有宽带宽输入，支持用户可选的各种输入范围。 集成基准电压源可简化设计。
模拟输入和时钟信号均为差分输入信号。 ADC数据输出内部连接到两个数字下变频器(DDC)。 每个DDC均含有四个级联信号处理级： 一个12位频率转换器(NCO)和四个半带抽取滤波器。
除了DDC模块，AD9690还具备其他功能，能够简化通信接收机的自动增益控制(AGC)。 利用ADC的快速检测输出位，可编程阈值检测器可以监控输入信号功率。 如果输入信号电平超过可编程阈值，快速检测指示器就会变为高。 由于该阈值指示器的延迟极短，因此用户能够快速调低系统增益，从而避免ADC输入端出现超量程现象。
用户能将子类1 JESD204B高速串行输出配置为1、2或4通道，具体取决于DDC配置和接收逻辑器件的可接受通道速率。 通过SYSREF±和SYNCINB±输入引脚，可提供多器件同步支持。
AD9690具有灵活的掉电选项，在需要时可以明显降低功耗。 这些特性均可通过1.8 V至3.3 V三线式SPI进行编程。
AD9690采用64引脚无铅LFCSP封装，额定温度范围为-40℃至+85℃工业温度范围。 该产品受美国专利保护。
产品特色
- 较宽的全功率带宽，支持高达2 GHz的IF信号采样
- 提供可编程输入端的缓冲输入简化了滤波器设计和实施。
- 两个集成式宽带抽取滤波器和数控振荡器(NCO)模块支持多频段接收器。
- 灵活的串行端口接口(SPI)控制各种产品特性和功能，满足特定系统要求。
- 可编程快速超量程检测。
- 9 mm × 9 mm、64引脚LFCSP。
应用
- 通信
- 多频段、多模数字接收机3G/4G、TD-SCDMA、W-CDMA、GSM、LTE
- 通用软件无线电
- 超宽带卫星接收机
- 仪器仪表
- 雷达
- 信号情报(SIGINT)
- DOCSIS 3.0 CMTS上游接收路径
- HFC数字反向路径接收机
参考资料
FPGA 互操作性报告 1
模拟对话 1
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
| 产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号，脚注和 3D模型 |
|---|---|---|---|
| AD9690BCPZ-1000 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
| AD9690BCPZ-500 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
| AD9690BCPZRL7-1000 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
| AD9690BCPZRL7-500 | 64-Lead LFCSP (9mm x 9mm w/ EP) |
| 产品型号 | 产品生命周期 | PCN |
|---|---|---|
|
3月 14, 2017 - 16_0274 AD9690-1000 and AD9690-500 Die Revision and Data Sheet Change |
||
| AD9690BCPZ-1000 | 量产 | |
| AD9690BCPZ-500 | 量产 | |
| AD9690BCPZRL7-1000 | 量产 | |
| AD9690BCPZRL7-500 | 量产 | |
这是最新版本的数据手册
软件资源
Evaluation Software 1
找不到您所需的软件或驱动?
硬件生态系统
| 部分模型 | 产品周期 | 描述 |
|---|---|---|
| 扇出缓冲器和分路器 1 | ||
| LTC6955 | 最后购买期限 | 超低抖动 7.5GHz 11 输出扇出缓冲器系列 |
| 时钟IC 6 | ||
| LTC6951 | 最后购买期限 | 具集成型 VCO 的超低抖动、多输出时钟合成器 |
| LTC6952 | 最后购买期限 | 具有 11 个输出并支持 JESD204B / JESD204C 协议的超低抖动、4.5GHz PLL |
| HMC7044 | 推荐用于新设计 | 带JESD204B接口的高性能、3.2 GHz、14路输出抖动衰减器 |
| AD9528 | 推荐用于新设计 | 提供14路LVDS/HSTL输出的JESD204B/JESD204C时钟发生器 |
| LTC6953 | 最后购买期限 | 具有 11 个输出并支持 JESD204B/JESD204C 协议的超低抖动、4.5GHz 时钟分配器 |
| HMC7043 | 推荐用于新设计 |
高性能、3.2 GHz、14输出扇出缓冲器 |
工具及仿真模型
ADC Companion Transport Layer RTL Code Generator Tool
This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.
打开工具IBIS 模型 1
AD9690 AMI Model, Rev. 1.2
打开工具评估套件
AD9680/AD9234/AD9690评估板