不是您想寻找的产品？
提问
在下面提交您的问题，我们将从 ADI 的知识库中给出最佳答案:
搜索
您可以在其他地方找到帮助
特性
- JESD204B（子类1）编码串行数字输出
- 500 GSPS时总功耗：1.5 W（默认设置）
- SFDR = 85 dBFS (340 MHz)，80 dBFS (1 GHz)
- SNR = 65.3 dBFS（340 MHz，AIN = −1.0 dBFS）；61.4 dBFS (1 GHz)
- ENOB = 10.8 位(10 MHz)
- DNL = ±0.5 LSB
- INL = ±2.5 LSB
- 噪声密度 = -154 dBFS/Hz (1 GSPS)
- 直流电源：1.25 V、2.5 V和3.3 V
- 无失码
- ADC内部基准电压源
- 欲了解更多特性，请参考数据手册
.svg?rev=fd385c90e2cf4716ae9a8c8d20e6b8e3&la=zh&h=24&w=24&hash=7CDDC996281D9E966D391D97E93C6727){kind=icon}
这款ADC内核采用多级、差分流水线架构，并集成了输出纠错逻辑。 该ADC具有宽带宽输入，支持用户可选的各种输入范围。 集成基准电压源可简化设计。
模拟输入和时钟信号均为差分输入信号。 ADC数据输出内部连接到两个数字下变频器(DDC)。 每个DDC均含有四个级联信号处理级： 一个12位频率转换器(NCO)和四个半带抽取滤波器。
除了DDC模块，AD9690还具备其他功能，能够简化通信接收机的自动增益控制(AGC)。 利用ADC的快速检测输出位，可编程阈值检测器可以监控输入信号功率。 如果输入信号电平超过可编程阈值，快速检测指示器就会变为高。 由于该阈值指示器的延迟极短，因此用户能够快速调低系统增益，从而避免ADC输入端出现超量程现象。
用户能将子类1 JESD204B高速串行输出配置为1、2或4通道，具体取决于DDC配置和接收逻辑器件的可接受通道速率。 通过SYSREF±和SYNCINB±输入引脚，可提供多器件同步支持。
AD9690具有灵活的掉电选项，在需要时可以明显降低功耗。 这些特性均可通过1.8 V至3.3 V三线式SPI进行编程。
AD9690采用64引脚无铅LFCSP封装，额定温度范围为-40℃至+85℃工业温度范围。 该产品受美国专利保护。
产品特色
- 较宽的全功率带宽，支持高达2 GHz的IF信号采样
- 提供可编程输入端的缓冲输入简化了滤波器设计和实施。
- 两个集成式宽带抽取滤波器和数控振荡器(NCO)模块支持多频段接收器。
- 灵活的串行端口接口(SPI)控制各种产品特性和功能，满足特定系统要求。
- 可编程快速超量程检测。
- 9 mm × 9 mm、64引脚LFCSP。
应用
- 通信
- 多频段、多模数字接收机3G/4G、TD-SCDMA、W-CDMA、GSM、LTE
- 通用软件无线电
- 超宽带卫星接收机
- 仪器仪表
- 雷达
- 信号情报(SIGINT)
- DOCSIS 3.0 CMTS上游接收路径
- HFC数字反向路径接收机
提问
在下面提交您的问题，我们将从 ADI 的知识库中给出最佳答案:
搜索
您可以在其他地方找到帮助
{{modalTitle}}
{{modalDescription}}
{{dropdownTitle}}
- {{defaultSelectedText}} {{#each projectNames}}
- {{name}} {{/each}} {{#if newProjectText}}
-
{{newProjectText}}
{{/if}}
{{newProjectTitle}}
{{projectNameErrorText}}
产品技术资料帮助
ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许，也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。
参考资料
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
| 产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号，脚注和 3D模型 |
|---|---|---|---|
| AD9690BCPZ-1000 |
64-Lead LFCSP (9mm x 9mm w/ EP)
|
|
|
| AD9690BCPZ-500 |
64-Lead LFCSP (9mm x 9mm w/ EP)
|
|
|
| AD9690BCPZRL7-1000 |
64-Lead LFCSP (9mm x 9mm w/ EP)
|
|
|
| AD9690BCPZRL7-500 |
64-Lead LFCSP (9mm x 9mm w/ EP)
|
|
- AD9690BCPZ-1000
- 引脚/封装图-中文版
-
64-Lead LFCSP (9mm x 9mm w/ EP)
- 文档
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CAD 符号，脚注和 3D模型
-
Ultra Librarian
-
SamacSys
- AD9690BCPZ-500
- 引脚/封装图-中文版
-
64-Lead LFCSP (9mm x 9mm w/ EP)
- 文档
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CAD 符号，脚注和 3D模型
-
Ultra Librarian
-
SamacSys
- AD9690BCPZRL7-1000
- 引脚/封装图-中文版
-
64-Lead LFCSP (9mm x 9mm w/ EP)
- 文档
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CAD 符号，脚注和 3D模型
-
Ultra Librarian
-
SamacSys
- AD9690BCPZRL7-500
- 引脚/封装图-中文版
-
64-Lead LFCSP (9mm x 9mm w/ EP)
- 文档
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CAD 符号，脚注和 3D模型
-
Ultra Librarian
-
SamacSys
根据型号筛选
产品型号
产品生命周期
PCN
3月 14, 2017
- 16_0274
AD9690-1000 and AD9690-500 Die Revision and Data Sheet Change
AD9690BCPZ-1000
量产
AD9690BCPZ-500
量产
AD9690BCPZRL7-1000
量产
AD9690BCPZRL7-500
量产
根据型号筛选
产品型号
产品生命周期
PCN
3月 14, 2017
- 16_0274
AD9690-1000 and AD9690-500 Die Revision and Data Sheet Change
AD9690BCPZ-1000
量产
AD9690BCPZ-500
量产
AD9690BCPZRL7-1000
量产
AD9690BCPZRL7-500
量产
软件和型号相关生态系统
| 部分模型 | 产品周期 | 描述 | ||
|---|---|---|---|---|
|
时钟产生器件4 |
||||
|
最后购买期限 |
具集成型 VCO 的超低抖动、多输出时钟合成器 |
|||
|
最后购买期限 |
具有 11 个输出并支持 JESD204B / JESD204C 协议的超低抖动、4.5GHz PLL |
|||
|
推荐新设计使用 |
带JESD204B接口的高性能、3.2 GHz、14路输出抖动衰减器 |
|||
|
推荐新设计使用 |
提供14路LVDS/HSTL输出的JESD204B/JESD204C时钟发生器 |
|||
|
时钟分配器件3 |
||||
|
最后购买期限 |
超低抖动 7.5GHz 11 输出扇出缓冲器系列 |
|||
|
最后购买期限 |
具有 11 个输出并支持 JESD204B/JESD204C 协议的超低抖动、4.5GHz 时钟分配器 |
|||
|
推荐新设计使用 |
高性能、3.2 GHz、14输出扇出缓冲器 |
|||
The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.
找不到您所需的软件或驱动?
申请驱动/软件评估套件 1
EVAL-AD9680
AD9680/AD9234/AD9690评估板
产品详情
AD9680-1000EBZ/AD9234-1000EBZ/AD9690-1000EBZ评估板用于评估AD9680-100014位、1000MSPS JESD204B、双通道模数转换器/AD9234-100014位、1000 MSPS JESD204B、双通道模数转换器/AD9690-100014位、500 MSPS、1 GSPS JESD204B模数转换器。 本参考设计提供在各种模式和配置下运行该ADC所需的全部支持电路。 它设计为可直接与ADS7-V2EBZ数据捕捉卡进行接口，允许用户下载捕捉的数据用于分析。 Visual Analog软件包用来与器件的硬件部分实现接口，允许用户下载捕获的数据并通过用户友好型图形界面进行分析。 同时，SPI控制器软件包也兼容硬件部分，允许用户使用AD9680/AD9234/AD9690的SPI可编程功能。用户指南wiki提供用于配置器件进行实验室性能评估的文档和说明。
AD9680/AD9234/AD9690数据手册提供了更多有关器件配置和性能的信息，在使用该评估板时应加以参考。 所有文档、Visual Analog软件以及SPI控制器均可在高速ADC评估板页面上找到。 欲了解更多信息，或有任何疑问，请发送电子邮件至highspeed.converters@analog.com。
设备要求
- 模拟信号源和抗混叠滤波器
- 采样时钟源
- 用于FPGA接收器的基准时钟源
- 运行Windows 7、XP或Vista的PC
- 建议使用USB 2.0端口（兼容USB 1.1）
- AD9680-1000EBZ评估板
- ADS7-V2EBZ基于FPGA的数据采集套件
工具及仿真模型 2
IBIS 模型 2
IBIS 模型
ADC Companion Transport Layer RTL Code Generator Tool